情報・システム-ディペンダブルコンピューティング(開催日:2012/02/06)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2012/2/6
[資料番号]
目次

,  

[発表日]2012/2/6
[資料番号]
デュアルエッジトリガフリップフロップの設計と信号遅延検知への応用(回路設計・ハードウェアトロイ設計,VLSI設計とテスト及び一般)

大川 善大,  三浦 幸也,  

[発表日]2012/2/6
[資料番号]DC2011-76
AES暗号回路におけるトロイ設計の影響評価(回路設計・ハードウェアトロイ設計,VLSI設計とテスト及び一般)

荻田 英実,  細川 利典,  吉村 正義,  

[発表日]2012/2/6
[資料番号]DC2011-77
パターンマージングによる遷移遅延故障用テストのパス遅延故障検出能力向上手法(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)

田中 広彬,  宮瀬 紘平,  榎元 和成,  温 暁青,  梶原 誠司,  

[発表日]2012/2/6
[資料番号]DC2011-78
レイアウトを考慮した故障カバレージの高精度見積りに関する一考察(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)

新井 雅之,  清水 貴弘,  岩崎 一彦,  

[発表日]2012/2/6
[資料番号]DC2011-79
低電力BISTにおけるシフトトグル率低減手法について(低消費電力・遅延テスト・高精度欠陥推定,VLSI設計とテスト及び一般)

加藤 隆明,  王 森レイ,  宮瀬 絋平,  佐藤 康夫,  梶原 誠司,  

[発表日]2012/2/6
[資料番号]DC2011-80
バウンダリスキャンテストにおける新たな課題 : 相互接続テスト中にIC内部で発生している問題の考察(テスト生成・レスト容易化設計,VLSI設計とテスト及び一般)

亀山 修一,  馬場 雅之,  樋上 喜信,  高橋 寛,  

[発表日]2012/2/6
[資料番号]DC2011-81
制御ポイント挿入による遷移故障テストパターン削減法(テスト生成・レスト容易化設計,VLSI設計とテスト及び一般)

高橋 明彦,  細川 利典,  吉村 正義,  

[発表日]2012/2/6
[資料番号]DC2011-82
同期式設計から変換されたQDI回路のテスト生成法(テスト生成・レスト容易化設計,VLSI設計とテスト及び一般)

内田 行紀,  村田 絵理,  大竹 哲史,  中島 康彦,  

[発表日]2012/2/6
[資料番号]DC2011-83
プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)

新谷 道広,  佐藤 高史,  

[発表日]2012/2/6
[資料番号]DC2011-84
フィールドにおける劣化検知のための動的テストスケジューリング(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)

森永 洋介,  米田 友和,  李 賢彬,  井上 美智子,  

[発表日]2012/2/6
[資料番号]DC2011-85
フィールドテストのための温度・電圧推定回路の試作評価(ばらつき・フィールドテスト,VLSI設計とテスト及び一般)

三宅 庸資,  佐藤 康夫,  梶原 誠司,  宮瀬 紘平,  三浦 幸也,  

[発表日]2012/2/6
[資料番号]DC2011-86
複写される方へ

,  

[発表日]2012/2/6
[資料番号]
Notice for Photocopying

,  

[発表日]2012/2/6
[資料番号]
奥付

,  

[発表日]2012/2/6
[資料番号]
裏表紙

,  

[発表日]2012/2/6
[資料番号]