基礎・境界/NOLTA-VLSI設計技術(開催日:2002/01/17)

タイトル/著者/発表日/資料番号
表紙

,  

[発表日]2002/1/17
[資料番号]
目次

,  

[発表日]2002/1/17
[資料番号]
再構成可能コプロセッサに関する性能評価環境の構築

數 勇介,  林田 隆則,  村上 和彰,  

[発表日]2002/1/17
[資料番号]2001-VLD-132,2001-CPSY-91
動的再構成可能なHw/Sw混載システムのFPGAによるPCIインターフェース : 技術研究報告形式

志賀 裕介,  今中 晴記,  上野 貴史,  工藤 健慈,  関根 優年,  

[発表日]2002/1/17
[資料番号]2001-VLD-133,2001-CPSY-92
指数関数演算回路における性能/面積間のトレードオフに関する評価

波多江 秀典,  橋本 浩二,  村上 和彰,  

[発表日]2002/1/17
[資料番号]2001-VLD-134,2001-CPSY-93
視覚装置における位置/大きさ検出アルゴリズムの検証

味岡 義明,  嶋田 雅洋,  天野 英晴,  

[発表日]2002/1/17
[資料番号]2001-VLD-135,2001-CPSY-94
MPEG-4コア・プロファイル・コーデックのVLSIアーキテクチャ

中川 貴史,  濱中 慎介,  肖 云和,  藤田 玄,  白川 功,  

[発表日]2002/1/17
[資料番号]2001-VLD-136,C2001-CPSY-95
組込みシステム向けJava実行環境の構築

木村 基,  三木 裕介,  尾上 孝雄,  白川 功,  

[発表日]2002/1/17
[資料番号]2001-VLD-137,2001-CPSY-96
ブーリアンマッチングを利用したFPGAの深さ最小化マッピング手法について

松永 裕介,  

[発表日]2002/1/17
[資料番号]2001-VLD-138,2001-CPSY-97
AND-EXOR論理式最小化アルゴリズム

平山 貴司,  西谷 泰昭,  

[発表日]2002/1/17
[資料番号]2001-VLD-139,2001-CPSY-98
Pseudoproductに基づく回路とそのテスト容易性

石川 綾志,  五十嵐 友則,  平山 貴司,  清水 賢資,  

[発表日]2002/1/17
[資料番号]2001-VLD-140,2001-CPSY-99
BDDを用いた多出力論理関数の評価法に関する検討

松浦 宗寛,  井口 幸洋,  笹尾 勤,  

[発表日]2002/1/17
[資料番号]2001-VLD-141,2001-CPSY-100
QRMDDを用いた論理関数の表現法について

永山 忍,  笹尾 勤,  井口 幸洋,  松浦 宗寛,  

[発表日]2002/1/17
[資料番号]2001-VLD-142,2001-CPSY-101
ディープサブミクロンにおける配線遅延を考慮したRTLおよびレイアウト設計手法

高島 敏,  木村 浩三,  清原 督三,  落合 利之,  

[発表日]2002/1/17
[資料番号]2001-VLD-143,2001-CPSY-102
システムVLSIのための高位面積/遅延/消費電力見積もりに基づく低消費電力指向高位合成手法

野田 真一,  戸川 望,  柳澤 政生,  大附 辰夫,  

[発表日]2002/1/17
[資料番号]2001-VLD-144,2001-CPSY-103
PEAS-IIIシステムのコンパイラ生成系とその評価

小林 真輔,  三田 健太朗,  武内 良典,  今井 正治,  

[発表日]2002/1/17
[資料番号]2001-VLD-145,2001-CPSY-104
[OTHERS]

,  

[発表日]2002/1/17
[資料番号]