情報・システム-リコンフィギャラブルシステム(開催日:2018/01/18)

タイトル/著者/発表日/資料番号
2のべき乗近似とプルーニングを用いたCNN向けFPGAアクセラレータ

宇都宮 誉博(熊本大),  尼崎 太樹(熊本大),  飯田 全広(熊本大),  久我 守弘(熊本大),  末吉 敏則(熊本大),  

[発表日]2018-01-19
[資料番号]VLD2017-82,CPSY2017-126,RECONF2017-70
Javaベース高位合成におけるマルチスレッド機能によるステンシル計算のFPGA実装

矢内 奎太朗(東京農工大),  長名 保範(琉球大),  中條 拓伯(東京農工大),  

[発表日]2018-01-19
[資料番号]VLD2017-76,CPSY2017-120,RECONF2017-64
スケーラブル・ハードウェア機構におけるストリーム計算のための回路分割手法とFPGAによる検証

村田 義雄(東京農工大),  中條 拓伯(東京農工大),  

[発表日]2018-01-19
[資料番号]VLD2017-86,CPSY2017-130,RECONF2017-74
Ruby言語ベースのハードウェア・ソフトウェアコデザイン環境の実現とリアクティブプログラミングの適用

照屋 大地(東京農工大),  中條 拓伯(東京農工大),  

[発表日]2018-01-19
[資料番号]VLD2017-77,CPSY2017-121,RECONF2017-65
176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装

神田 哲志(日大),  鈴木 悠(日大),  伊藤 雅人(日大),  今村 幸祐(金沢大),  松田 吉雄(金沢大),  松村 哲哉(日大),  

[発表日]2018-01-19
[資料番号]VLD2017-79,CPSY2017-123,RECONF2017-67
ビアスイッチ向けプログラマブルロジック0-1-A-~A LUTの電力効率について

夏原 明日香(立命館大),  今川 隆司(立命館大),  越智 裕之(立命館大),  

[発表日]2018-01-19
[資料番号]VLD2017-80,CPSY2017-124,RECONF2017-68
SnortのPCREからVerilog HDLへの自動変換

福田 真啓(北陸先端大),  井口 寧(北陸先端大),  

[発表日]2018-01-19
[資料番号]VLD2017-78,CPSY2017-122,RECONF2017-66
<<12 21-27hit(27hit)