エレクトロニクス-集積回路(開催日:2013/04/04)

タイトル/著者/発表日/資料番号
ビット線電力計算回路とデジタルLDOを使用した2電源SRAMの消費電力削減スキーム(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

静野 観椰子,  橘 文彦,  平林 修,  武山 泰久,  川澄 篤,  櫛田 桂一,  鈴木 東,  仁木 祐介,  佐々木 慎一,  矢部 友章,  畝川 康夫,  

[発表日]2013/4/4
[資料番号]ICD2013-19
非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

森脇 真一,  山本 安衛,  鈴木 利一,  川澄 篤,  宮野 信治,  篠原 尋史,  桜井 貴康,  

[発表日]2013/4/4
[資料番号]ICD2013-20
デジタル電流比較器制御によるSRAM待機電力の削減(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

前田 徳章,  小松 成亘,  森本 薫夫,  田中 浩二,  塚本 康正,  新居 浩二,  島崎 靖久,  

[発表日]2013/4/4
[資料番号]ICD2013-21
0.3Vマッチ線センスアンプを用いた65nm CMOS 250MHz動作18Mb TCAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

林 勇,  天野 照彦,  渡邊 直也,  矢野 祐二,  黒田 泰人,  白田 真也,  堂阪 勝己,  新居 浩二,  野田 英行,  河合 浩行,  

[発表日]2013/4/4
[資料番号]ICD2013-22
マルチビットアップセット耐性を有するNMOS内側レイアウトを用いた6T SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

吉本 秀輔,  和泉 慎太郎,  川口 博,  吉本 雅彦,  

[発表日]2013/4/4
[資料番号]ICD2013-23
複写される方へ

,  

[発表日]2013/4/4
[資料番号]
Notice for Photocopying

,  

[発表日]2013/4/4
[資料番号]
奥付

,  

[発表日]2013/4/4
[資料番号]
裏表紙

,  

[発表日]2013/4/4
[資料番号]
<<12 21-29hit(29hit)