| 講演名 | 2013-04-12 非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) 森脇 真一, 山本 安衛, 鈴木 利一, 川澄 篤, 宮野 信治, 篠原 尋史, 桜井 貴康, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 本論文は、非選択カラムの電荷を有効利用のためのチャージコレクタ回路を有する1Mb SRAMを40nmテクノロジで製作した。このチャージコレクタ回路は、低電圧動作SRAMでの2つの無駄な消費電力を削減する。それは、トランジスタのランダム・バラツキの影響による、ビット線振幅量の増加と、非選択カラムのビット線での無駄なビット線の振幅である。本技術により、世界最小の低消費電力13.8pJ/Access/Mbitを達成した。 |
| 抄録(英) | 1Mb SRAM with charge collector circuits for effective use of non-selected bit line charges has been fabricated in 40nm technology. These circuits reduce two major wasted power sources of the low voltage SRAM: excess bit line swing due to random variation and bit line swing of non-selected columns. The lowest power consumption of 13.8pJ/Access/Mbit in the previous works has been achieved. |
| キーワード(和) | SRAM / 階層ビット線 / 非選択カラム / チャージシェア |
| キーワード(英) | SRAM / Hierarchical Bit Line / Non-Selected Column / Charge Share |
| 資料番号 | ICD2013-20 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2013/4/4(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 非選択カラムのビット線電荷を有効利用するためのチャージコレクタ回路を搭載した13.8pJ/Access/Mbit SRAM(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術) |
| サブタイトル（和） | |
| タイトル（英） | A 13.8pJ/Access/Mbit SRAM with Charge Collector Circuits for Effective Use of Non-Selected Bit Line Charges |
| サブタイトル（和） | |
| キーワード(1)（和/英） | SRAM / SRAM |
| キーワード(2)（和/英） | 階層ビット線 / Hierarchical Bit Line |
| キーワード(3)（和/英） | 非選択カラム / Non-Selected Column |
| キーワード(4)（和/英） | チャージシェア / Charge Share |
| 第 1 著者 氏名（和/英） | 森脇 真一 / Shinichi Moriwaki |
| 第 1 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center(STARC) |
| 第 2 著者 氏名（和/英） | 山本 安衛 / Yasue Yamamoto |
| 第 2 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center(STARC) |
| 第 3 著者 氏名（和/英） | 鈴木 利一 / Toshikazu Suzuki |
| 第 3 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center(STARC) |
| 第 4 著者 氏名（和/英） | 川澄 篤 / Atsushi Kawasumi |
| 第 4 著者 所属（和/英） | (株)東芝 Toshiba Corporation |
| 第 5 著者 氏名（和/英） | 宮野 信治 / Shinji Miyano |
| 第 5 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center(STARC) |
| 第 6 著者 氏名（和/英） | 篠原 尋史 / Hirofumi Shinohara |
| 第 6 著者 所属（和/英） | (株)半導体理工学研究センター Semiconductor Technology Academic Research Center(STARC) |
| 第 7 著者 氏名（和/英） | 桜井 貴康 / Takayasu Sakurai |
| 第 7 著者 所属（和/英） | 東京大学 The University of Tokyo |
| 発表年月日 | 2013-04-12 |
| 資料番号 | ICD2013-20 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | 1 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |