| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| HWS, VLD (共催) |
2023-03-03 09:55 |
沖縄 | 沖縄県青年会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ボトルネック配線における配線可能性向上のための配線交差を考慮したトラック割当て法 ○谷口和弥・田湯 智・高橋篤司（東工大）・モロンゴ マチュー・南 誠・西岡克也（ジーダット）  VLD2022-101 HWS2022-72 |
性能仕様を満たすアナログ集積回路を低面積で実現する自動設計技術が求められている．本研究では，面積削減のボトルネックとなる... [more] | VLD2022-101 HWS2022-72 pp.149-154 |
| NC, IBISML (共催) IPSJ-BIO, IPSJ-MPS (共催) (連催) [詳細] |
2022-06-29 14:20 |
沖縄 | 琉球大学50周年記念館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
ニューラルネットワーク応用へ向けたアナログCMOS多数決回路のLSI実装 ○小野哲史・守谷 哲・菅家由佳・山本英明（東北大）・弓仲康史（群馬大）・佐藤茂雄（東北大） NC2022-27 IBISML2022-27 |
多数決回路は複数の0または1の入力に対して多数を占める値を出力する回路である．多数決回路はバイナリニューラルネットワーク... [more] | NC2022-27 IBISML2022-27 pp.189-192 |
| VLD, HWS (共催) [詳細] |
2022-03-07 09:35 |
ONLINE | オンライン開催 | アナログ集積回路面積削減のためのボトルネックチャネル配線の提案 ○谷口和弥・田湯 智・高橋篤司（東工大）・轟 祐吉・南 誠（ジーダット） VLD2021-77 HWS2021-54 |
性能仕様を満たすアナログ集積回路を低面積で実現する自動設計技術が求められている．本研究では，レイアウト面積を減らすために... [more] | VLD2021-77 HWS2021-54 pp.7-12 |
| NLP, MICT, MBE (共催) NC (併催) [詳細] |
2022-01-23 09:50 |
ONLINE | オンライン開催 | 減衰付きSTDP学習則のアナログ回路設計とLSI実装 ○守谷 哲・加藤達暉（東北大）・弓仲康史（群馬大）・山本英明・佐藤茂雄・堀尾喜彦（東北大） NC2021-40 |
デバイスの低消費電力化や小型化を目的として，スパイキングニューラルネットワーク(SNN)が次世代の情報処理技術として期待... [more] | NC2021-40 p.44 |
| SDM, ICD (共催) ITE-IST (連催) [詳細] |
2021-08-18 09:30 |
ONLINE | オンライン開催 | ［招待講演］ハフニウム系強誘電体薄膜を用いた1T1R型アレイを使ったアナログインメモリコンピューティング ～ VLSI2021報告内容 ～ ○齋藤大輔・小林俊之・古賀洋貴（ソニー）・周藤悠介・奥野 潤・小西健太（ソニーセミコンダクタソリューションズ）・塚本雅則・大栗一敦（ソニー）・梅林 拓（ソニーセミコンダクタソリューションズ）・江崎孝之（ソニー） SDM2021-36 ICD2021-7 |
エッジデバイスにおけるディープニューラルネットワーク（DNN）を用いた認識実現のためには、低電力動作が求められている。こ... [more] | SDM2021-36 ICD2021-7 pp.33-37 |
| ICTSSL, CAS (共催) |
2020-01-30 13:10 |
東京 | 機械振興会館 | ［招待講演］MOSアナログLSI回路のサインオフ検証の適正化 ○小川公裕（サクセスインターナショナル） CAS2019-70 ICTSSL2019-39 |
MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証では、デジタル回路のサインオフとは異なる検証方法が必要な事... [more] | CAS2019-70 ICTSSL2019-39 pp.35-41 |
| MBE, NC (共催) |
2019-10-12 11:45 |
宮城 | 東北大学 | IzhikvichニューロンモデルアナログMOS回路のLSI実装とその評価 ○田村祐樹・守谷 哲・加藤達暉・櫻庭政夫・佐藤茂雄・堀尾喜彦（東北大） MBE2019-44 NC2019-35 |
脳神経系ネットワークが行う高度で低消費電力な情報処理を模倣したニューロモルフィックハードウェアを実現するために, 少ない... [more] | MBE2019-44 NC2019-35 pp.69-73 |
| NC, MBE (併催) |
2018-10-19 14:00 |
宮城 | 東北大学 | IzhikevichニューロンモデルMOS回路に関する研究 ○田村祐樹・守谷 哲・櫻庭政夫・佐藤茂雄（東北大） NC2018-13 |
脳神経系ネットワークが行う情報処理を模倣し, より高度で低消費電力な情報処理を行える新しいハードウェアを設計するために,... [more] | NC2018-13 pp.1-5 |
| ICD | 2018-04-19 13:00 |
東京 | 機械振興会館 | ［招待講演］深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装 ○森江 隆・山口正登志・川島一郎・田向 権（九工大） ICD2018-4 |
ボルツマンマシン（BM）は確率的動作を利用した最適化問題解法機械または学習機械として提案されたモデルである．また，制限付... [more] | ICD2018-4 p.13 |
| DC | 2017-02-21 16:35 |
東京 | 機械振興会館 | 三次元積層ICのTSV相互接続の評価容易化設計DFE ～ アナログバウンダリスキャンによる接続抵抗評価 ～ ○亀山修一（愛媛大/富士通）・王 森レイ・高橋 寛（愛媛大） DC2016-83 |
本稿では製品の品質評価のための回路をLSIやボードに組込む設計手法，評価容易化設計（Design for Evaluat... [more] | DC2016-83 pp.53-58 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 09:40 |
鹿児島 | 鹿児島県文化センター | ビアプログラマブルアナログ(VPA)回路設計とプログラマブルアナログ回路との性能比較 ○上田佳祐・堀 遼平・汐崎 充・熊本敏夫・藤田智弘・藤野 毅（立命館大） CPM2013-110 ICD2013-87 |
LSIの開発コスト高騰問題や，設計容易性の観点からアナログ回路においてもプログラマブル回路が実用化され始めている．我々は... [more] | CPM2013-110 ICD2013-87 pp.13-18 |
| NC, NLP (共催) |
2013-01-25 14:10 |
北海道 | 北海道大学百年記念会館 | FPGAにより制御される専用アナログチップを用いたスパイキングニューラルネットワークシステムの開発 ○前田道孝・Frank Maldonado H.・松尾貴之・田中秀樹・梁 海超・松坂建治・森江 隆（九工大）・合原一幸（東大） NLP2012-136 NC2012-126 |
近年, スパイク発火タイミングでアナログ情報を表現するスパイキングニューロンモデルが注目されている. 我々はこれまで, ... [more] | NLP2012-136 NC2012-126 pp.181-186 |
| EMCJ | 2013-01-11 14:45 |
長崎 | 長崎大学 | アナログ・デジタル混載配線板における電源雑音の低減 ～ 抵抗付加法の適用 ～ ○馬場俊輔・佐々木伸一・高倉一旨・松本裕章（佐賀大） EMCJ2012-119 |
アナログ・デジタルLSI混載基板では，共通グランド電源層を経由したデジタル回路からアナログ回路への雑音が課題となっている... [more] | EMCJ2012-119 pp.99-103 |
| ICD | 2012-12-18 13:30 |
東京 | 東工大蔵前会館 ロイアルブルーホール | ［招待講演］CMOSアナデジ混載回路とその応用 ○香西昌平（東芝） ICD2012-118 |
近年のアナログCMOS集積回路はデジタル回路との関わりが密接になり、様々なことが可能となった。そのCMOS回路、特にデジ... [more] | ICD2012-118 pp.115-120 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 11:20 |
福岡 | 九州大学百年講堂 | ビアプログラマブルアナログ回路VPAのチップ設計と特性評価 ○上田佳祐・中澤 亮・堀 遼平・汐崎 充・藤田智弘・藤野 毅（立命館大） CPM2012-121 ICD2012-85 |
LSIの開発コスト高騰問題や，設計容易性の観点からアナログ回路においてもプログラマブル回路が実用化され始めている．我々は... [more] | CPM2012-121 ICD2012-85 pp.49-54 |
| NLP | 2011-06-30 14:50 |
北海道 | 斜里町公民館ゆめホール知床 | 微小電流による位相変調が可能なアナログCMOS発振器群における雑音誘起位相同期 ○松浦正和・宇田川 玲・浅井哲也・本村真人（北大） NLP2011-29 |
本稿は,雑音を利用して位相同期を行なう基準クロック源の構築を目的とした雑音利用 LSI に関するもの である.生体におい... [more] | NLP2011-29 pp.23-28 |
| ICD, ITE-IST (連催) |
2010-07-23 09:15 |
大阪 | 常翔学園大阪センター | サブスレショルド電流で駆動する0.5V CMOSアナログ増幅器の試作評価 ○原田知親（山形大） ICD2010-30 |
[more] | ICD2010-30 pp.55-60 |
| EMCJ, ITE-BCT (共催) |
2010-03-12 15:20 |
東京 | 機械振興会館 | 低雑音増幅器を用いたオンチップ集積化磁界プローブの設計及び試作 ○難波志織・小舘 航・山口正洋（東北大）・川人祥二（静岡大）・石原 昇（東工大） EMCJ2009-132 |
チップ内の電源配線上の高調波ノイズ評価を最終目標として，LSIチップの近傍磁界を測定するために，CMOS 0.18 μm... [more] | EMCJ2009-132 pp.37-42 |
| CAS | 2010-01-28 16:35 |
京都 | 京大会館 | ［フェロー記念講演］ビデオ用AD変換器の研究開発を振り返って ○堀田正生（東京都市大） CAS2009-71 |
最近のデジタルカメラを代表とする民生用ビデオ機器の発達に対して、ビデオ用ADCの発展が大きく寄与している。特に、小型化（... [more] | CAS2009-71 pp.43-48 |
| ICD | 2009-12-15 10:50 |
静岡 | 静岡大学（浜松） | ［招待講演］シリコンRFアナログ集積回路開発の歴史と将来動向 ～ 新しいタイプの回路設計者が誕生 ～ ○束原恒夫（会津大） ICD2009-96 |
1990年代から本格化した，シリコンデバイスを用いたRFアナログ回路の開発の歴史について，バイポーラ・BiCMOS回路か... [more] | ICD2009-96 pp.111-116 |
[研究会発表申込システムのトップページに戻る]