研究会 |
発表日時 |
開催地 |
タイトル・著者 |
抄録 |
資料番号 |
CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2022-10-12 14:00 |
新潟 |
湯沢東映ホテル (ハイブリッド開催,主:現地開催,副:オンライン開催) |
並列テストのためのコントローラの制御信号のドントケア割当てアルゴリズム ○徐 浩豊・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大) CPSY2022-24 DC2022-24 |
近年,VLSIのテストコスト増大に伴い,テストパターン数の削減が重要になっている.そのため,テスト並列化を考慮したテスト... [more] |
CPSY2022-24 DC2022-24 pp.37-42 |
CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2022-07-27 11:00 |
山口 |
海峡メッセ下関 (ハイブリッド開催,主:現地開催,副:オンライン開催) |
ゲート網羅故障のテスト生成高速化のためのブロック分割手法 ○溝田桃菜・細川利典(日大)・吉村正義(京都産大) CPSY2022-3 DC2022-3 |
セル内の欠陥を網羅するゲート網羅故障モデルはゲート数と故障数が比例の関係にあるため,ゲート数が増大すると故障数やテストパ... [more] |
CPSY2022-3 DC2022-3 pp.13-18 |
CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2022-03-10 10:30 |
ONLINE |
オンライン開催 |
論理故障テスト並列化のための制御信号のドントケア割当て法 ○徐 浩豊・細川利典・山崎紘史・新井雅之(日大)・吉村正義(京都産大) CPSY2021-56 DC2021-90 |
近年,VLSIのテストコスト増大に伴い,テストパターン数の削減が重要になっている.テストパターン数を削減するために,テス... [more] |
CPSY2021-56 DC2021-90 pp.67-72 |
DC |
2021-02-05 14:00 |
ONLINE |
オンライン開催 |
RTLハードウェア要素のテストスケジューリング情報を用いた多重目標故障テスト生成法 ○浅見竜輝・細川利典・山崎紘史(日大)・吉村正義(京都産大)・新井雅之(日大) DC2020-74 |
近年,大規模集積回路のテストコスト増大伴い,テストパターン数削減のためのテスト並列化手法が提案されている.従来手法ではコ... [more] |
DC2020-74 pp.30-35 |
CPSY, DC (共催) IPSJ-ARC (連催) [詳細] |
2020-07-31 15:45 |
ONLINE |
オンライン開催 |
テストパターン数削減のためのゲート網羅故障の多重目標故障テスト生成法 ○浅見竜輝・細川利典(日大)・吉村正義(京都産大)・新井雅之(日大) CPSY2020-12 DC2020-12 |
近年,集積回路の高集積化・複雑化に伴い,セル内の欠陥が増加し,セル内の故障モデルのテスト生成法やゲート網羅故障モデルのテ... [more] |
CPSY2020-12 DC2020-12 pp.75-80 |
DC |
2019-02-27 14:30 |
東京 |
機械振興会館 |
コントローラのテスト活性化用状態圧縮法 ○池ヶ谷祐輝・石山悠太・細川利典・山崎紘史(日大) DC2018-80 |
VLSIのテストにおける課題の一つとして,テスト容易化設計回路の面積削減と故障検出効率の向上が挙げられる.その課題を解決... [more] |
DC2018-80 pp.55-60 |
DC |
2018-02-20 09:55 |
東京 |
機械振興会館 |
コントローラ拡大を用いた遷移故障テストパターン数削減のための演算器のテストレジスタ割当て法 ○竹内勇希・武田 俊・細川利典・山崎紘史(日大)・吉村正義(京都産大) DC2017-78 |
VLSIのテストコストを削減するためには,テストパターン数を削減することが必要である.特に動的テスト圧縮の効率を高めるた... [more] |
DC2017-78 pp.7-12 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-06 15:20 |
熊本 |
くまもと県民交流館パレア |
コントローラ拡大を用いたレジスタ転送レベルにおけるテストパターン数削減のためのハードウェア要素のテストレジスタ割当て法 ○武田 俊・細川利典・山崎紘史(日大)・吉村正義(京都産大) VLD2017-37 DC2017-43 |
近年, VLSIのテストコスト増大に伴い,DFT設計を用いたテストパターン数削減手法が重要視されている.特に, VLSI... [more] |
VLD2017-37 DC2017-43 pp.61-66 |
VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 09:50 |
熊本 |
くまもと県民交流館パレア |
SATソルバを用いた低消費電力向けテストパタン圧縮手法について ○松永裕介(九大) VLD2017-43 DC2017-49 |
本稿ではSATソルバを用いた低消費電力向けテストパタン圧縮手法の提案を行
う.
基本となるアイデアは,元の制... [more] |
VLD2017-43 DC2017-49 pp.95-99 |
DC |
2017-02-21 10:30 |
東京 |
機械振興会館 |
キャプチャセーフテストベクトルを利用した低消費電力指向テスト生成における動的テスト圧縮法 ○細川利典・平井淳士・山崎紘史・新井雅之(日大) DC2016-74 |
実速度スキャンテストにおいて,キャプチャ動作時の過度な電力消費は回路の熱破壊や誤テストといった深刻な問題を引き起こし,歩... [more] |
DC2016-74 pp.1-6 |
MSS, CAS, SIP, VLD (共催) |
2015-06-17 11:10 |
北海道 |
小樽商科大学 |
大規模回路向けテストパタン集合最小化手法の高速化について ○松永裕介(九大) CAS2015-5 VLD2015-12 SIP2015-36 MSS2015-5 |
本稿では大規模回路に適用可能なテストパタン集合最小化手法の高速化技術につ
いて述べる.
具体的には,故障もしくは故障... [more] |
CAS2015-5 VLD2015-12 SIP2015-36 MSS2015-5 pp.25-30 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-28 16:25 |
福岡 |
九州大学百年講堂 |
テスト圧縮効率化のためのテスト生成法の一考察 ○楠山友紀乃・山崎達也・細川利典(日大)・吉村正義(九大)・山崎浩二(明大) VLD2012-105 DC2012-71 |
近年,VLSIの大規模化,複雑化にともない,テスト対象となる故障モデル数と故障数の増加により,テストパターン数が増大して... [more] |
VLD2012-105 DC2012-71 pp.267-272 |
DC |
2012-02-13 14:25 |
東京 |
機械振興会館 |
制御ポイント挿入による遷移故障テストパターン削減法 ○高橋明彦・細川利典(日大)・吉村正義(九大) DC2011-82 |
近年,VLSIの大規模化,複雑化にともない,回路内のゲート数が増加している.それにともない,テスト対象となる故障数が増加... [more] |
DC2011-82 pp.37-42 |
DC |
2010-02-15 13:45 |
東京 |
機械振興会館 |
遷移故障テスト圧縮指向制御ポイント挿入法 ○湯本仁高・細川利典(日大)・吉村正義(九大) DC2009-72 |
近年,半導体集積技術の進展に伴い,大規模集積回路(LSI)が大規模化,高集積化している.LSIが大規模化,高集積化するこ... [more] |
DC2009-72 pp.45-50 |
VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 13:25 |
高知 |
高知市文化プラザ |
テスト圧縮指向ドントケア抽出法 ○若園大洋・細川利典(日大)・吉村正義(九大) VLD2009-62 DC2009-49 |
近年VLSIの大規模化,複雑化に伴い,テストパターン数の増大、故障モデルの多様化が問題となっている.それらの問題を解決す... [more] |
VLD2009-62 DC2009-49 pp.149-154 |
VLD, ICD, DC, IPSJ-SLDM (共催) |
2005-12-02 10:20 |
福岡 |
北九州国際会議場 |
畳込み圧縮器のガロア体上への拡張に関する一考察 ○新井雅之・福本 聡・岩崎一彦(首都大東京) |
畳込み圧縮器は,不定値を含むテスト応答圧縮に対して有効な技術である.本稿では,圧縮率およびXマスク確率の改善を目的として... [more] |
VLD2005-78 ICD2005-173 DC2005-55 pp.13-18 |
ICD, CPM (共催) |
2005-09-08 11:20 |
東京 |
機械振興会館 |
組合せ回路および順序回路に対する診断用テスト圧縮法 ○樋上喜信(愛媛大)・Kewal K Saluja(Univ. of Wisconsin-madision)・高橋 寛・小林真也・高松雄三(愛媛大) |
近年,論理回路のテストや故障診断におけるコスト削減が重要になってきている.
テストや故障診断のコストは,印加されるテス... [more] |
CPM2005-89 ICD2005-99 pp.25-30 |
ICD, CPM (共催) |
2005-01-28 14:00 |
東京 |
機械振興会館 |
順序回路に対するテスト系列中のドントケア値発見とテスト圧縮・消費電力削減への応用について ○樋上喜信(愛媛大)・梶原誠司(九工大)・小林真也・高松雄三(愛媛大) |
本稿では,順序回路のテスト系列に対して,縮退故障検出率を低下させることなく,ドントケアとなる外部入力値を発見する手法を提... [more] |
CPM2004-169 ICD2004-214 pp.41-46 |