| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| DC | 2015-06-16 15:35 |
東京 | 機械振興会館 地下3階2号室 | ラッチを用いた非同期式パイプライン回路の機能テストに関する一検討 豊嶋太樹・寺山恭平・黒川 敦・○今井 雅（弘前大）  DC2015-19 |
初期化フェーズによるオーバーヘッドがない 2Phaseハンドシェイクプロトコルに基づく非同期式回路として、記憶素子に D... [more] | DC2015-19 pp.19-24 |
| VLD | 2015-03-03 09:15 |
沖縄 | 沖縄県青年会館 | 低電力耐ソフトエラーラッチの設計 ○田島咲季・史 又華・戸川 望・柳澤政生（早大） VLD2014-162 |
近年のLSIの微細化に伴い，ソフトエラーによる信頼性の低下が問題視されている． フリップフロップの多重化等の様々なソフ... [more] |
VLD2014-162 pp.55-60 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2014-10-02 13:25 |
宮城 | 東北大学 さくらホール | 可変パイプラインのローカルなパルス生成による低消費エネルギー化手法 ○新井孝将・史 又華・戸川 望（早大）・宇佐美公良（芝浦工大）・柳澤政生（早大） VLD2014-61 ICD2014-54 IE2014-40 |
モバイル端末において性能向上による消費エネルギーの増加が問題となっており，様々な低消費エネルギー化手法が提案されている．... [more] | VLD2014-61 ICD2014-54 IE2014-40 pp.7-12 |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:50 |
青森 | 弘前大学 コラボ弘大 | リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計 ○陳 功・李 明玉・董 青・中武繁寿（北九州市大）・楊 波（設計アルゴリズム研） VLD2013-60 ICD2013-84 IE2013-60 |
集積回路のナノスケール製造プロセスでは、 レイアウト依存効果(Layout Dependent Effect, LDE... [more] |
VLD2013-60 ICD2013-84 IE2013-60 pp.77-82 |
| SANE | 2012-10-11 15:20 |
海外 | The SONGDO CONVENSIA, Incheon Korea | 超小型人工衛星用パネル構造における保持解放機構の開発 ○吉野達也・荒木友太・宮崎康行（日大） SANE2012-86 |
近年，各研究機関においてさまざまな特徴を持った超小型人工衛星が開発されている．本研究は，超小型人工衛星でのパネル構造にお... [more] | SANE2012-86 pp.169-172 |
| SDM, ED (共催) (ワークショップ) |
2012-06-27 18:45 |
沖縄 | 沖縄県青年会館 | A Power-Efficient 4-PAM Serial Link Receiver using a fully differential Rail-to-Rail input Dynamic Latch for Wide Dynamic Range ○Junan Lee・Daeho Yun・Bongsub Song・Jinwook Burm（Sognag Univ.） |
This paper proposes a power-efficient 4-PAM serial link rece... [more] | |
| ISEC | 2011-12-14 14:40 |
東京 | 機械振興会館 | ［招待講演］Uniquness Enhancement of PUF Responces Based on the Locations of Random Outputting RS Latches Dai Yamamoto（Fujitsu Lab.）・Kazuo Sakiyama・Mitsugu Iwamoto・Kazuo Ohta（Univ. of Electro-Comm.）・Takao Ochiai・Masahiko Takenaka・○Kouichi Itoh（Fujitsu Lab.） ISEC2011-68 |
近年，偽造不可能関数 (PUF) が注目されており，ID 生成や認証への応用が期待されている．本稿では，RS ラッチを用... [more] | ISEC2011-68 p.29 |
| DC, CPSY (併催) |
2011-07-29 09:50 |
鹿児島 | かごしま県民交流センター | 動的タイムボローイングを可能にするクロッキング方式の予備実験 ○吉田宗史・有馬 慧・倉田成己（東大）・塩谷亮太（名大）・五島正裕・坂井修一（東大） CPSY2011-11 |
半導体プロセスが微細化するにつれて，ばらつきの問題が深刻化してきている．従来のワースト・ケース設計ではこの問題に対処する... [more] | CPSY2011-11 pp.13-18 |
| SCE | 2010-10-19 14:30 |
東京 | 機械振興会館 | SSPDアレー化のためのSFQ読み出し動作の実証 ○寺井弘高・三木茂人・山下太郎・牧瀬圭正・王 鎮（NICT） SCE2010-31 |
超伝導単一光子検出器（SSPD）アレーを実現するために、単一磁束量子（SFQ）読み出し回路の開発を行っている。今回、SS... [more] | SCE2010-31 pp.43-48 |
| VLD | 2010-09-28 15:50 |
京都 | 京都工繊大 60周年記念館 | ソフトエラーに起因するパルスのラッチ確率のモデル化 ○平田元春・吉村正義・松永裕介（九大） VLD2010-56 |
LSI(Large Scale Integrated Circuit)の信頼性を低下させる要因の一つとして，放射性粒子に... [more] | VLD2010-56 pp.83-88 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-02 13:50 |
高知 | 高知市文化プラザ | ［招待講演］最新半導体デバイスの環境中性子線エラー ～ デザインルール22nmへのインパクトと対策 ～ ○伊部英史・新保健一・谷口 斉・鳥羽忠信（日立） CPM2009-139 ICD2009-68 |
メモリ、論理ゲートなど半導体デバイスの環境中性子線によるエラーのメカニズム、各種エラーモードの現状と22nmデザインルー... [more] | CPM2009-139 ICD2009-68 pp.29-34 |
| CPSY, DC (併催) |
2009-08-04 - 2009-08-05 |
宮城 | フォレスト仙台 | タイミング制約を緩和するクロッキング方式の予備評価 ○喜多貴信（東大）・樽井 翔（日立）・塩谷亮太（東大/学振）・五島正裕・坂井修一（東大） CPSY2009-20 |
半導体プロセスが微細化するにつれて，ばらつきの問題が深刻化してきている．従来のワーストケース設計ではこの問題に対処するこ... [more] | CPSY2009-20 pp.61-66 |
| SDM, ED (共催) |
2008-07-11 11:35 |
北海道 | かでる２・７（札幌） | A Latchup-Free Power-Rail ESD Clamp Circuit with Stacked-Bipolar Devices in a High-Voltage Technology ○Jae-Young Park・Jong-Kyu Song・Chang-Soo Jang・Joon-Tae Jang・San-Hong Kim・Sung-Ki Kim・Taek-Soo Kim（Dongbu HiTek） ED2008-76 SDM2008-95 |
The holding voltage of the high-voltage devices the snapback... [more] | ED2008-76 SDM2008-95 pp.193-197 |
| DC, CPSY (共催) |
2008-04-23 15:30 |
東京 | 東大・武田ホール | 耐ソフトエラーラッチの検出不可能な固定故障の影響 ○中島健吾・難波一輝・伊藤秀男（千葉大） CPSY2008-8 DC2008-8 |
近年のVLSIの微細化に伴い，ソフトエラーの発生率が増加し，ソフトエラー対策技術が重要となってきている．ソフトエラー対策... [more] | CPSY2008-8 DC2008-8 pp.43-48 |
| DC | 2008-02-08 09:00 |
東京 | 機械振興会館 | CMOS LSIのESD/Latch-Up故障の解析 ～ 実データでの故障モード解析 ～ ○小日向秀雄・新井雅之・福本 聡（首都大東京） DC2007-67 |
CMOS LSIの微細化が進む中、CMOS構造の弱点であるESD/Latch-up故障が大きな問題となっている。本発表は... [more] | DC2007-67 pp.1-5 |
| CAS | 2008-02-01 09:00 |
沖縄 | 沖縄県青年会館 | クロックスキューを吸収するラッチ設計の設計フロー ○中村祐一（NEC） CAS2007-94 |
本稿ではクロックスキューを吸収するラッチを使った設計手法とその評価について述べる。クロック同期のエッジトリガフリップフロ... [more] | CAS2007-94 pp.1-6 |
| ED, SDM (共催) |
2007-06-25 14:40 |
海外 | Commodore Hotel Gyeongju Chosun, 慶州， 韓国 | Design of HEMT Comparators for Ultrahigh-Speed A/D Conversion ○Hiroshi Watanabe,・Shunsuke Nakamura,・Takao Waho（Sophia Univ.） |
超高速A/D変換器のためのHEMT比較器の動作時間について考察を行った。特に、使用するDラッチに関して、小信号等価回路を... [more] | |
[研究会発表申込システムのトップページに戻る]