| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| CPSY, RECONF, VLD (共催) IPSJ-ARC, IPSJ-SLDM (共催) (連催) [詳細] |
2021-01-26 13:10 |
ONLINE | オンライン開催 | Scalaベースハードウェア開発環境における自動アーキテクチャ探索の検討 ○山下遼太・照屋大地・中條拓伯（東京農工大）  VLD2020-62 CPSY2020-45 RECONF2020-81 |
近年FPGAなどの再構成可能アーキテクチャに対する注目はますます高まっている．それとともにFPGAアプリケーションの開発... [more] | VLD2020-62 CPSY2020-45 RECONF2020-81 pp.131-136 |
| CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB, IPSJ-ARC (共催) (連催) [詳細] |
2020-02-27 17:00 |
鹿児島 | 与論町中央公民館 | リソース制約条件を考慮した多目的最適化による高位合成 ～ 関数型言語を用いた粗粒度並列性抽出のアプローチ ～ ○濱崎福平・山崎徹郎・塩谷亮太（東大）・小泉賢一，手塚宏史，稲葉真理（東大） CPSY2019-104 DC2019-110 |
回路の知識を持たないエンジニアにとって，時間，リソース，消費電力など，トレードオフとなる要素を考慮した最適化を効率よく行... [more] | CPSY2019-104 DC2019-110 pp.99-104 |
| ICTSSL, CAS (共催) |
2020-01-30 18:00 |
東京 | 機械振興会館 | 高位合成向けプログラム記述法におけるヒストグラム直列複製とその効果 ○山崎萌奈・山脇 彰（九工大） CAS2019-80 ICTSSL2019-49 |
高性能かつ省電力な組込み画像処理機器の迅速な実現には，ソフトウェアの自動ハードウェア化 (高位合成)を用いた画像処理のハ... [more] | CAS2019-80 ICTSSL2019-49 pp.85-89 |
| IPSJ-SLDM, IPSJ-ARC (共催) RECONF, VLD, CPSY (共催) (連催) [詳細] |
2020-01-23 11:50 |
神奈川 | 慶応義塾大学 日吉キャンパス 来往舎 | RISC-V機械語プログラムからのバイナリ合成 ○浜名将輝・石浦菜岐佐（関西学院大） VLD2019-71 CPSY2019-69 RECONF2019-61 |
本稿では, RISC-V 機械語プログラムからハードウェアを自動合成する手法を提案する. RISC-V を用いた CPU... [more] | VLD2019-71 CPSY2019-69 RECONF2019-61 pp.111-115 |
| RECONF | 2019-09-20 10:40 |
福岡 | 北九州国際会議場 | Multi-threaded High-Level Synthesis for Bandwidth-intensive Applications ○Jens Huthmann・Auter Podobas・Takaaki Miyajima・Atsushi Koshiba・Kentaro Sano（RIKEN） RECONF2019-30 |
[more] | RECONF2019-30 pp.51-56 |
| ISEC, SITE, ICSS, EMM, HWS, BioX (共催) IPSJ-CSEC, IPSJ-SPT (共催) (連催) [詳細] |
2019-07-24 13:45 |
高知 | 高知工科大学 | 高位設計フローにベイズ最適化法を応用した設計空間探索 ○中山亮平（東大）・粟野皓光（阪大）・池田 誠（東大） ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60 |
回路規模がますます増大する昨今において，記述の抽象度が低いハードウェア設計言語ではなく，抽象度の高い高級プログラミング言... [more] | ISEC2019-57 SITE2019-51 BioX2019-49 HWS2019-52 ICSS2019-55 EMM2019-60 pp.369-374 |
| HWS, VLD (共催) |
2019-03-01 10:00 |
沖縄 | 沖縄県青年会館 | RTOSを用いたシステムのフルハードウェア実装とその自動化 ○大迫裕樹・石浦菜岐佐（関西学院大）・冨山宏之（立命館大）・神原弘之（京都高度技研） VLD2018-122 HWS2018-85 |
本稿では, RTOS を用いたプログラムを高位合成によりフルハードウェア実装する手法を提案する. 本手法では, タスク/... [more] | VLD2018-122 HWS2018-85 pp.175-180 |
| HWS, VLD (共催) |
2019-03-01 11:15 |
沖縄 | 沖縄県青年会館 | 複数データフローグラフにまたがる動的スケジューリングを実現する分散制御回路の自動合成 ○太田小百合・石浦菜岐佐（関西学院大） VLD2018-125 HWS2018-88 |
本稿では, 分散制御方式を適用した回路を CDFG (Control Dataflow Graph) から自動合成する手... [more] | VLD2018-125 HWS2018-88 pp.193-198 |
| VLD, HWS (併催) |
2018-02-28 14:20 |
沖縄 | 沖縄県青年会館 | 高位合成における多重ループに対するパイプライン処理時のサイクル数オーバーヘッド削減を行うループ平坦化ツールの開発 ○石川大輔・瀬戸謙修（東京都市大） VLD2017-97 |
高位合成を用いてハードウェア設計を行う際の、多重ループに対するループ平坦化ツールの開発について提案する。多重forループ... [more] | VLD2017-97 pp.49-54 |
| VLD, HWS (併催) |
2018-02-28 16:55 |
沖縄 | 沖縄県青年会館 | コンポーネント間近接制約に基づいた混合誤り訂正機構の信頼性評価 ○呉 政訓・金子峰雄（北陸先端大） VLD2017-102 |
LSIの微細化に伴った様々な問題の中，ソフトエラーは信頼性低下の主な要因の一つとされている．配線や部品の間隔が狭くなるに... [more] | VLD2017-102 pp.79-84 |
| VLD, HWS (併催) |
2018-03-01 16:25 |
沖縄 | 沖縄県青年会館 | FPGAを用いた組込みシステム向けDNNフレームワークの構想 ○山本椋太・岡本卓也・本田晋也（名大）・趙 茜・松本斗貴・中本幸一（兵庫県立大）・酒井 完・青山哲也・若林一敏（NEC） VLD2017-117 |
DNN (Deep Neural Network) が様々な分野で利用され始めており，組込みシステム分野でも需要がある．... [more] | VLD2017-117 pp.169-174 |
| IPSJ-ARC, IPSJ-SLDM (共催) VLD, CPSY, RECONF (共催) (連催) [詳細] |
2018-01-18 17:00 |
神奈川 | 慶應義塾大学 日吉キャンパス 来往舎 | Erlangからの高位合成のためのメモリ分散アーキテクチャ ○東 香実・浜名将輝・若林秀和・石浦菜岐佐（関西学院大）・吉田信明・神原弘之（京都高度技研） VLD2017-75 CPSY2017-119 RECONF2017-63 |
本稿では, Erlang からの高位合成のためのメモリ分散アーキテクチャを提案する. 竹林らが提案した Erlang サ... [more] | VLD2017-75 CPSY2017-119 RECONF2017-63 pp.77-82 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-06 10:55 |
熊本 | くまもと県民交流館パレア | 高位合成を用いた3次元立体音響プロセッサの設計環境の構築 ○大平裟耶・土屋尚暉・松村哲哉（日大） VLD2017-28 DC2017-34 |
前回，我々は3次元（3D）音響処理IPおよび超指向性変調IPを搭載した3次元立体音響プロセッサを提案した．このプロセッサ... [more] | VLD2017-28 DC2017-34 pp.7-12 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2017-11-07 10:30 |
熊本 | くまもと県民交流館パレア | β展開に基づくAD変換器のルックアップテーブル除去によるデジタル回路部の面積削減 ○進藤佑司・瀬戸謙修・傘 昊（東京都市大） VLD2017-44 DC2017-50 |
β展開に基づくAD変換器のデジタル回路部の面積削減手法を提案する。既存手法のデジタル回路部は、ルックアップテーブル(LU... [more] | VLD2017-44 DC2017-50 pp.101-104 |
| RECONF | 2017-09-26 13:55 |
東京 | (株)ドワンゴ | 関数型言語における高階関数を利用した高位合成の一検討 ○寺岡拓也・久我守弘・尼崎太樹・飯田全広・末吉敏則（熊本大） RECONF2017-35 |
FPGA（Field-Programmable Gate Array）の性能向上に伴い，プログラムの実行プラットフォーム... [more] | RECONF2017-35 pp.75-80 |
| VLD, IPSJ-SLDM (連催) |
2017-05-10 13:30 |
福岡 | 北九州国際会議場 | RTL設計時のECOのためのテンプレートを用いたC記述合成手法 ○王 勤浩・木村悠介・ガラバギ アミル マスード・藤田昌宏（東大） VLD2017-1 |
C言語ベース設計において、レジスタ転送レベル（RTL）設計時にエンジニアリング・チェンジ・オーダー（ECO）が発生し、論... [more] | VLD2017-1 pp.1-6 |
| VLD | 2017-03-01 15:55 |
沖縄 | 沖縄県青年会館 | ニューラルネットワークにもとづく概算回路設計手法 ○川村一志・柳澤政生・戸川 望（早大） VLD2016-106 |
近年，Approximate Computingを活用した概算回路設計に関する研究が盛んに進められ，画像処理・信号処理分... [more] | VLD2016-106 pp.25-30 |
| VLD | 2017-03-02 15:00 |
沖縄 | 沖縄県青年会館 | マルチ・ドメイン・スキュー割り当てを考慮した資源割り当てとドメイン分割 ○李 暁光・金子峰雄（北陸先端大） VLD2016-118 |
データパス回路において，レジスタへのクロック信号到着時刻をずらすことにより，動作速度の向上が図れる．また，精度を要するス... [more] | VLD2016-118 pp.85-90 |
| VLD | 2017-03-02 15:50 |
沖縄 | 沖縄県青年会館 | スキュー調整を考慮した高位合成のMILP定式化 ○志村甲斐・金子峰雄（北陸先端大） VLD2016-120 |
動作向上のために積極的にクロックスキューを利用する回路設計が提案されている． しかし，クロックスキュー調整による動作速... [more] |
VLD2016-120 pp.97-102 |
| VLD | 2017-03-03 13:25 |
沖縄 | 沖縄県青年会館 | コンポーネント間近接制約に基づいた混合誤り訂正機構と回路面積評価 ○呉 政訓・金子峰雄（北陸先端大） VLD2016-129 |
VLSI の微細化に伴ったソフトエラーによる信頼性低下がより深刻化している．これまで，システムレベルの対策として，比較・... [more] | VLD2016-129 pp.151-156 |
[研究会発表申込システムのトップページに戻る]