| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, RECONF, ICD (共催) IPSJ-SLDM (連催) [詳細] |
2022-11-30 14:45 |
熊本 | 金沢市文化ホール （ハイブリッド開催，主：現地開催，副：オンライン開催） |
3次元積層ICに実装した遅延検査容易化回路によるTSV検査能力評価 ○高見圭悟・四柳浩之・橋爪正樹（徳島大）  VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 |
3 次元積層ICにおいてチップ間接続に用いられるTSVの故障検査が課題となっている.我々はチップ間接続における遅延故障を... [more] | VLD2022-47 ICD2022-64 DC2022-63 RECONF2022-70 pp.162-167 |
| DC | 2022-03-01 14:20 |
東京 | 機械振興会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
信号値遷移確率を用いた高消費電力エリア特定技術の計算処理評価に関する研究 ○星野 龍・宇都宮大喜・宮瀬紘平・温 暁青・梶原誠司（九工大） DC2021-73 |
近年，LSIの高速化・微細化が進み, LSIが故障しているかどうかを判断するLSIのテストが困難になっている．LSIテス... [more] | DC2021-73 pp.51-56 |
| DC | 2022-03-01 14:45 |
東京 | 機械振興会館 （ハイブリッド開催，主：現地開催，副：オンライン開催） |
SATを用いた遅延故障BIST向けLFSRシード生成法 ○岩本岬汰郎・大竹哲史（大分大） DC2021-74 |
LFSRを用いたLSIのBISTにおいて，ランダムパターン耐性故障を検出するシードを求めるニーズがある．これまでに，AT... [more] | DC2021-74 pp.57-62 |
| VLD, DC, RECONF, ICD, IPSJ-SLDM (連催) (併催) [詳細] |
2020-11-17 10:30 |
ONLINE | オンライン開催 | LSIの領域毎の信号値遷移確率に基づく電力評価に関する研究 ○大庭 涼・星野 竜・宮瀬紘平・温 暁青・梶原誠司（九工大） VLD2020-13 ICD2020-33 DC2020-33 RECONF2020-32 |
LSIテストでは通常動作時に比べて信号値遷移が多く発生するため，消費電力が増加する．消費電力が増加すると過度なIR-dr... [more] | VLD2020-13 ICD2020-33 DC2020-33 RECONF2020-32 pp.12-17 |
| DC | 2020-02-26 15:00 |
東京 | 機械振興会館 | LSIの高消費電力エリアに対する信号値遷移制御率向上に関する研究 ○史 傑・宮瀬紘平・温 暁青・梶原誠司（九工大） DC2019-94 |
LSI テスト時は，通常動作より多くの信号値遷移が起こることで過度なIRドロップが発生し，LSI回路内部の信号伝搬遅延時... [more] | DC2019-94 pp.49-54 |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 13:50 |
広島 | サテライトキャンパスひろしま | 自動生成パターンの微小遅延故障検査用回路への適用性検討 ○谷口公貴・四柳浩之・橋爪正樹（徳島大） VLD2018-58 DC2018-44 |
集積回路の高集積化に伴い，回路内において微小遅延故障が顕在化している．微小遅延故障の検査手法として，TDC(Time-t... [more] | VLD2018-58 DC2018-44 pp.131-136 |
| DC | 2018-02-20 11:00 |
東京 | 機械振興会館 | 正当化操作を用いたレイアウト上のホットスポット特定に関する研究 ○河野雄大・宮瀬紘平・梶原誠司・温 暁青（九工大） DC2017-80 |
LSIのテスト時は，通常動作より多くの信号値遷移を伴うため消費電力が増大する．特に実速度スキャンテストにおける過度な消費... [more] | DC2017-80 pp.19-24 |
| DC | 2017-12-15 15:30 |
秋田 | 放送大学秋田学習センター | FPGAの自己テストのためのTDCを用いたテストクロック観測手法の検討 ○三宅庸資・佐藤康夫・梶原誠司（九工大） DC2017-75 |
FPGAの自己テストによるフィールド高信頼化のため，論理BISTと可変なテストクロックを組み合わせた遅延測定手法が提案さ... [more] | DC2017-75 pp.37-42 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-30 09:25 |
大阪 | 立命館大学大阪いばらきキャンパス | 微小遅延故障テストのためのTDC組込み型スキャンFFの設計について ○河塚信吾・四柳浩之・橋爪正樹（徳島大） VLD2016-62 DC2016-56 |
半導体製造技術の向上により，回路の遅延時間がわずかにシフトする微小遅延故障がタイミング不良として顕在化している． 微小... [more] |
VLD2016-62 DC2016-56 pp.105-110 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 10:50 |
長崎 | 長崎県勤労福祉会館 | FPGAのオンチップ遅延測定における温度影響補正の検討 ○喜納 猛・三宅庸資・佐藤康夫・梶原誠司（九工大） VLD2015-63 DC2015-59 |
フィールドでVLSIの遅延テストするための手段として，チップ上に搭載したユーザ論理回路のパス遅延を可変なテストタイミング... [more] | VLD2015-63 DC2015-59 pp.165-170 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2015-12-03 14:10 |
長崎 | 長崎県勤労福祉会館 | 遅延故障BIST向けLFSR/MISRシード生成 ○嶋津大地・大竹哲史（大分大） VLD2015-70 DC2015-66 |
本稿では，遅延故障に対するスキャンBIST向けのLFSR及びMISRシード生成法を提案する． 従来より使用されているシ... [more] |
VLD2015-70 DC2015-66 pp.213-218 |
| DC | 2015-06-16 15:00 |
東京 | 機械振興会館 地下3階2号室 | レイアウトデータを用いたテスト時の高消費電力エリア特定手法に関する研究 ○宮瀬紘平（九工大）・ザウアー マティアス・ベッカー ベルンド（フライブルク大）・温 暁青・梶原誠司（九工大） DC2015-18 |
実速度スキャンテストにおける消費電力増大に関する問題は年々深刻化している．特に，瞬間的な過度の消費電力の増加は，過度なI... [more] | DC2015-18 pp.13-18 |
| DC | 2014-02-10 09:50 |
東京 | 機械振興会館 | 非同期式QDI回路における任意の故障に対する検出手法 ○水谷早苗・岩田大志・山口賢一（奈良高専） DC2013-81 |
VLSI の製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として, 同期式回路から非同... [more] | DC2013-81 pp.13-18 |
| DC | 2013-12-13 13:00 |
石川 | 和倉温泉観光会館 | FPGA向けアプリケーション依存テストのための効率的なスキャンBISTアーキテクチャ ○伊藤渓太・米田友和・大和勇太・畠山一実・井上美智子（奈良先端大） DC2013-68 |
本論文では，FPGA上のアプリケーション回路をテスト対象とした効率の良いスキャンBISTアーキテクチャを提案する． 提... [more] |
DC2013-68 pp.1-6 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-29 09:45 |
鹿児島 | 鹿児島県文化センター | RTL情報を用いた高品質遷移故障テスト生成法 ○中島寛之・大竹哲史（大分大） VLD2013-94 DC2013-60 |
大規模集積回路(VLSI)の微細化や高速化に伴い，遅延故障のテストが重要になっている．遅延故障とは，論理ゲートや配線の遅... [more] | VLD2013-94 DC2013-60 pp.239-244 |
| IA | 2013-02-15 14:55 |
東京 | 機械振興会館 | FPGAによる拡張性の高いネットワーク試験環境の実現 ○空閑洋平・松谷健史（慶大）・櫨山寛章（奈良先端大）・中村 修（慶大） IA2012-85 |
ネットワーク機器の性能試験には，専用端末を利用する方法とソフトウェアを用いた方法がある． ソフトウェアによる試験環境は... [more] |
IA2012-85 pp.89-94 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-29 09:25 |
宮崎 | ニューウェルシティ宮崎 | スキャンチェーンの再構成による千葉大スキャンテストデータ圧縮率向上手法 ○赤川慎人・難波一輝・伊藤秀男（千葉大） VLD2011-72 DC2011-48 |
テスト容易化設計のうち近年増加している遅延故障の検出に対応した手法の1種にスキャン設計がある．このスキャン設計の1つとし... [more] | VLD2011-72 DC2011-48 pp.121-126 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 10:30 |
宮崎 | ニューウェルシティ宮崎 | TDCを組み込んだ遅延故障検出用テスト容易化設計について ○槇本浩之・四柳浩之・橋爪正樹（徳島大） VLD2011-84 DC2011-60 |
本研究では，微小遅延欠陥を検出するためにTDC(Time-to-Digital Converter) を組み込んだ遅延故... [more] | VLD2011-84 DC2011-60 pp.185-190 |
| DC | 2011-02-14 11:00 |
東京 | 機械振興会館 | 製造ばらつきを考慮したフィールドテストのためのクリティカルパス解析 ○柏崎智史・細川利典（日大）・吉村正義（九大） DC2010-61 |
近年，製造テストで正常VLSIと判定され，出荷後のフィールド上で経年劣化の結果微小な遅延が発生し，不良VLSIとなるもの... [more] | DC2010-61 pp.13-19 |
| DC | 2011-02-14 11:25 |
東京 | 機械振興会館 | 統計的タイミング解析を用いたばらつき考慮テストメソドロジ ○新谷道広・畠山一実・相京 隆（半導体理工学研究センター） DC2010-62 |
LSI の微細化と高速化に伴い，プロセスばらつきの影響でチップのスペックを超えてしまうパラメトリック不良の増大が懸念され... [more] | DC2010-62 pp.21-26 |
[研究会発表申込システムのトップページに戻る]