| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD | 2015-03-04 13:00 |
沖縄 | 沖縄県青年会館 | エラー検出回復方式を導入した乗算器の性能検証 ○大月郷史・高橋篤司（東工大）  VLD2014-181 |
現在のデジタル集積回路の主流方式では，フリップフロップ間の信号伝搬遅延の最大値が回路性能を決める．そのため最大遅延の削減... [more] | VLD2014-181 pp.159-164 |
| EMCJ, IEE-EMC (連催) |
2014-12-19 16:05 |
静岡 | 静岡大学 | Security Evaluation of CSSAL Countermeasure against Side-Channel Attacks Using Frequency Spectrum Analysis ○Cancio Monteiro・Yasuhiro Takahashi・Toshikazu Sekine（Gifu Univ.） EMCJ2014-82 |
暗号処理デバイスからの情報漏洩は，暗号データを処理する際に生じる電力/電磁界放射に相関性がある．したがって，演算時に電力... [more] | EMCJ2014-82 pp.75-80 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2014-11-26 16:40 |
大分 | ビーコンプラザ（別府国際コンベンションセンター） | 2つの浮動小数点積和演算器を用いた複素数乗算器 ○高田雄平・高木直史・高木一義（京大） CPSY2014-76 |
複素数演算は科学技術計算や信号処理などの分野で広く使用される． 浮動小数点複素数乗算は高速フーリエ変換（FFT）におい... [more] |
CPSY2014-76 pp.25-29 |
| CAS, MSS (共催) IPSJ-AL (連催) [詳細] |
2014-11-20 10:40 |
沖縄 | 大濱信泉記念館(石垣島) | デジタル補聴器用DSPを対象とした非同期式直列乗算器の一構成法 ○近藤真史・岡本大地（川崎医療福祉大）・佐藤洋一郎・横川智教・有本和民（岡山県立大） CAS2014-89 MSS2014-53 |
近年，高齢化社会の進展に伴う難聴者の増加により，デジタル信号処理回路(DSP)を内蔵したデジタル補聴器が広く普及している... [more] | CAS2014-89 MSS2014-53 pp.11-16 |
| DC | 2014-06-20 15:35 |
東京 | 機械振興会館 | 部分二重化を用いた微小誤りを許容するオンライン誤り検出可能な浮動小数点乗算器 ○鬼頭信貴（中京大）・秋元一志・高木直史（京大） DC2014-15 |
本稿では数値的に小さな誤りを許容するオンライン誤り検出可能な浮動小数点乗算器を提案する． 提案乗算器では浮動小数点乗算... [more] |
DC2014-15 pp.33-38 |
| VLD, IPSJ-SLDM (連催) |
2014-05-29 13:50 |
福岡 | 北九州国際会議場 11会議室 | ゲートレベルデュアルパイプライン型自己同期回路によるWallace tree乗算器のSOTB65nmCMOSによる設計 ○田村雅人・池田 誠（東大） VLD2014-8 |
現代の技術の進歩により、大規模集積回路におけるトランジスタのサイズはますます小さくなってきている。だがその一方で、低電圧... [more] | VLD2014-8 pp.39-44 |
| SCE | 2014-01-24 13:40 |
東京 | 機械振興会館地下3階2号室 | 木構造部分積加算回路をもつSFQ並列乗算器における最終加算回路の比較 ○山田朗文・小野美 武・中島康治（東北大） SCE2013-52 |
単一磁束量子(SFQ)回路は数十GHzでの高速動作が可能であり，発熱量，消費電力の面でも半導体回路に比べ大きな優位性をも... [more] | SCE2013-52 pp.101-104 |
| CPSY, DC (共催) IPSJ-SLDM, IPSJ-EMB (共催) (連催) [詳細] |
2013-03-14 15:30 |
長崎 | 対馬市交流センター 会議室 | 部分二重化を用いたオンライン誤り検出可能な乗算器 ○秋元一志（京大）・鬼頭信貴（中京大）・高木直史（京大） CPSY2012-99 DC2012-105 |
故障の影響による数値の誤差が小さいオンライン誤り検出可能な乗算器の構成を提案する．提案する乗算器は，演算のための乗算器と... [more] | CPSY2012-99 DC2012-105 pp.283-287 |
| SCE | 2012-07-19 11:35 |
東京 | 機械振興会館地下3階1号室 | SFQ回路を用いた2ビット・ビットスライス半精度浮動小数点乗算器の設計 ○成瀬遥平（京大）・鬼頭信貴（中京大）・高木直史（京大） SCE2012-12 |
単一磁束量子(SFQ)回路は，低消費電力性，高速性に優れ，次世代デバイスとして実用化されることが期待されている． SF... [more] |
SCE2012-12 pp.19-23 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2011-11-30 09:00 |
宮崎 | ニューウェルシティ宮崎 | 3次元積層型浮動小数点乗算器の回路分割手法に関する研究 ○川合一茂・多田十兵衛（山形大）・江川隆輔・小林広明（東北大）・後藤源助（山形大） CPM2011-162 ICD2011-94 |
近年，LSIの更なる性能向上の手段として３次元積層技術が注目されている．３次元積層技術を用いて演算回路を実装する場合，演... [more] | CPM2011-162 ICD2011-94 pp.67-72 |
| SCE | 2011-07-13 15:40 |
東京 | 機械振興会館 | SFQ回路を用いた高スループットなビットスライス乗算器 ○成瀬遥平・鬼頭信貴・高木直史（京大） SCE2011-9 |
単一磁束量子(SFQ)回路は，低消費電力性，高速性に優れ，次世代デバイスとして実用化されることが期待されている．SFQ回... [more] | SCE2011-9 pp.47-52 |
| ICD | 2010-12-17 15:15 |
東京 | 東京大学 先端科学技術研究センター | 3次元積層型乗算器の回路分割手法に関する研究 ○坂井一仁・多田十兵衛（山形大）・江川隆輔（東北大/JST）・小林広明（東北大）・後藤源助（山形大） ICD2010-125 |
近年，LSIの更なる性能向上の手段として3次元積層技術が注目されている．演算回路を3次元実装する場合，回路をいくつかのサ... [more] | ICD2010-125 pp.153-158 |
| ICD | 2010-12-17 15:40 |
東京 | 東京大学 先端科学技術研究センター | 低エラーのLUTによる打切り乗算器の設計 ○ホアン ヴァン フック・範 公可（電通大） ICD2010-126 |
打切り乗算器を用いることで信号処理システムにおける乗算器の電力及面積を低減することができる。LUTによる打切り方法を用い... [more] | ICD2010-126 pp.159-162 |
| SCE | 2010-10-19 16:00 |
東京 | 機械振興会館 | 10 kA/cm^2 Nb Processを用いたSFQバタフライ演算回路の要素回路の動作評価 ○宮岡史滋・島村泰浩・貝沼世樹・山梨裕希・吉川信行（横浜国大） SCE2010-34 |
リアルタイムFFT (Fast Fourier Transform)では大量の演算を高速に行う必要があり、CMOS半導体... [more] | SCE2010-34 pp.61-66 |
| SCE | 2010-07-22 14:05 |
東京 | 機械振興会館 | 10 kA/cm2 Nb Processを用いた SFQ浮動小数点乗算器の50 GHzでの動作評価 ○島村泰浩・貝沼世樹・宮岡史滋・山梨裕希・吉川信行（横浜国大）・藤巻 朗・高木一義（名大）・高木直史（京大） SCE2010-22 |
SFQ回路はSFQパルスと呼ばれるピコ秒幅のインパルス状の微小電圧パルスを信号として回路中を伝搬させるため、数十GHzの... [more] | SCE2010-22 pp.47-52 |
| SIP, CAS, CS (共催) |
2010-03-02 13:45 |
沖縄 | 宮古島 ブリーズベイマリーナ | フィードフォワード誤差補償を用いたCMOSアナログ乗算器の線形性向上 ○間渕泰明・楳田洋太郎・田久 修（東京理科大） CAS2009-138 SIP2009-183 CS2009-133 |
アナログ乗算器は，各種アナログ演算回路の中でも重要な機能ブロックであり，さまざまなシステムに用いられる重要な回路であるが... [more] | CAS2009-138 SIP2009-183 CS2009-133 pp.285-290 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 15:00 |
高知 | 高知市文化プラザ | オペランドの和を用いた並列乗算器の消費エネルギー評価 ○川島裕崇・高木直史（名大） VLD2009-66 DC2009-53 |
以前提案したオペランドの和を用いた乗算器の消費エネルギーについて評価を行う． オペランドの和を用いた部分積生成法を用い... [more] |
VLD2009-66 DC2009-53 pp.173-178 |
| SCE | 2009-10-20 13:50 |
東京 | 機械振興会館 | Nbアドバンストプロセスを用いた単一磁束量子浮動小数点演算器の設計 ○貝沼世樹・島村泰浩・宮岡史滋・山梨裕希・吉川信行（横浜国大）・藤巻 朗・高木直史・高木一義（名大） SCE2009-19 |
超伝導単一磁束量子(SFQ)回路は高速性、低消費電力性に優れ、ディジタル回路への応用が進められている。我々はSFQ回路に... [more] | SCE2009-19 pp.13-18 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-18 10:55 |
福岡 | 北九州学術研究都市 | 配線遅延を考慮した回路モデル上でのハードウェアアルゴリズムの評価 ○長瀬哲也・高木一義・高木直史（名大） VLD2008-77 DC2008-45 |
集積回路設計において，計算時間や面積などの要求に応じてハードウェアアルゴリズムを設計，選択することが重要となる．従来のハ... [more] | VLD2008-77 DC2008-45 pp.103-108 |
| DC | 2008-06-20 14:15 |
東京 | 機械振興会館 | 全加算器で構成したマルチオペランド加算器のテスト生成 ○鬼頭信貴・高木直史（名大） DC2008-14 |
全加算器からなる桁上げ保存加算器で構成したマルチオペランド加算器がレベルテスト可能であることをテスト設計法を示すことで明... [more] | DC2008-14 pp.19-22 |
[研究会発表申込システムのトップページに戻る]