5月19日(水) 午後 システム設計と最適化I
座長: 山田 晃久 (シャープ)
14:15 - 15:55 |
| (1) |
14:15-14:40 |
Automatic Clock Gating Generation Through Power-Optimal Control Signal Selection
Xin Man (Waseda Univ.), Takashi Horiyama (Saitama Univ.), Shinji Kimura (Waseda Univ.) |
| (2) |
14:40-15:05 |
GAを用いたディジタル回路設計の一手法
王芳芳，鮑治国，蘇恰文，渡邊孝博（早大） |
| (3) |
15:05-15:30 |
Post-Scheduling Frequency Assignment for High-Level Synthesis
Ru Liu, Song Chen, Takeshi Yoshimura (Waseda Univ.) |
(4)
VLD |
15:30-15:55 |
一般化レジスタ分散アーキテクチャを対象とした高位合成手法とその評価 |
○大智 輝・戸川 望・柳澤政生・大附辰夫（早大） |
| |
15:55-16:10 |
休憩 （ 15分 ） |
5月19日(水) 午後 ディペンダブル設計
座長: 戸川 望 (早大)
16:10 - 17:25 |
(5)
VLD |
16:10-16:35 |
順序回路のソフトエラー耐性評価における高精度な近似評価手法 |
○城林直樹・赤峰悠介・吉村正義・松永裕介（九大） |
(6)
VLD |
16:35-17:00 |
有限状態機械の分割に基づく定常状態確率の近似計算手法 |
○長谷川 創・赤峰悠介・吉村正義・松永裕介（九大） |
(7)
VLD |
17:00-17:25 |
誤り伝播に着目した粗粒度再構成可能アーキテクチャ向け部分的三重化手法 |
○湯浅洋史・今川隆司・廣本正之・越智裕之・佐藤高史（京大） |
5月20日(木) 午前 システム設計と最適化II
座長: 星 直之 (三菱電機)
10:00 - 11:40 |
(8)
VLD |
10:00-10:25 |
誘導結合を用いたプロセッサと複数メモリの三次元集積技術 |
○佐圓 真・長田健一・大熊康介（日立）・島崎靖久（慶大/ルネサステクノロジ）・野々村 到（ルネサステクノロジ）・新津葵一・杉森靖史・小浜由範・春日一貴・黒田忠広（慶大） |
(9)
VLD |
10:25-10:50 |
カプセル型体内圧力測定システムのための小型低消費電力プロセッサへの通信誤り訂正方式の実装 |
○大沢弘樹・近藤兼弘・岩戸宏文・坂主圭史・武内良典・今井正治（阪大） |
| (10) |
10:50-11:15 |
充足可能性判定に基づくシステムレベルデバッグ支援手法におけるバグモデルの導入による効率化
原田裕基，西原佑，松本剛史（東大），藤田昌宏（東大/JST CREST） |
| (11) |
11:15-11:40 |
A general neural network architecture for efficient FPGA-based implementation
Lin Zhen, Dong Yipng, Watanabe Takahiro (Waseda Univ.) |
| |
11:40-13:05 |
昼食 （ 85分 ） |
5月20日(木) 午後 回路最適化技術
座長: 瀬戸 謙修 (東京都市大)
13:05 - 14:45 |
(12)
VLD |
13:05-13:30 |
遅延予測技術を用いたDVFS制御向け広周波数・電源電圧レンジクロック同期回路 |
○小野内雅文・菅野雄介・佐圓 真・小松成亘（日立）・安 義彦・石橋孝一郎（ルネサス エレクトロニクス） |
(13)
VLD |
13:30-13:55 |
細粒度パワーゲーティングにおける損益分岐時間の温度依存性モデルと温度適応型制御 |
○宇佐美公良・橋田達徳（芝浦工大） |
(14)
VLD |
13:55-14:20 |
単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法 |
○篠田享佑（東工大）・小平行秀（会津大）・高橋篤司（阪大） |
(15)
VLD |
14:20-14:45 |
Variation Modeling of Current Sources by D/A Converter Analysis |
○Bo Liu・Qing Dong・Bo Yang・Shigetoshi Nakatake（Univ. of Kitakyushu） |
: k
tcu
