5月16日(木) 午前 物理設計 座長: 高島 康裕 09:00 - 10:15 |
(1) VLD |
09:00-09:25 |
Performance-driven SRAM Macro Design with Parameterized Cell Considering Layout-dependent Effects |
○Yu Zhang・Shigetoshi Nakatake(Univ. of Kitakyushu) |
(2) VLD |
09:25-09:50 |
束データ方式による非同期式回路を対象としたシミュレーテッドアニーリングとシーケンスペアによるフロアプラン手法 |
飯塚 成・○齋藤 寛(会津大) |
(3) VLD |
09:50-10:15 |
接続性を考慮した完全並走配線最長化手法 |
山崎浩治・○小平行秀(会津大) |
|
10:15-10:25 |
休憩 ( 10分 ) |
5月16日(木) 午前 検証・デバック技術 座長: 村岡 道明 10:25 - 11:40 |
(4) |
10:25-10:50 |
プログラム可能な素子を利用した大規模回路の自動修復手法
○城怜史・松本剛史(東京大学)・藤田 昌宏(東京大学/CREST) |
(5) |
10:50-11:15 |
プログラム可能な素子を利用したゲートレベル回路の自動デバッグ手法
○大島浩資・城怜史・松本剛史(東京大学)・藤田 昌宏(東京大学/CREST) |
(6) |
11:15-11:40 |
マイクロアーキテクチャのCTL演繹体系を用いた検証
○山田雄二・富岡涼太・高橋 隆一(広島市立大学) |
|
11:40-13:00 |
昼食 ( 80分 ) |
5月16日(木) 午後 招待講演 座長: 池田 誠 13:00 - 14:00 |
(7) VLD |
13:00-14:00 |
[招待講演]配線・配置一考 |
○梶谷洋司(北陸先端大) |
|
14:00-14:10 |
休憩 ( 10分 ) |
5月16日(木) 午後 設計手法 座長: 高橋 篤司 14:10 - 15:25 |
(8) VLD |
14:10-14:35 |
薄膜BOX-SOIを用いた超低電圧向けレベルシフタ回路の検討 |
○中村昌平・宇佐美公良(芝浦工大) |
(9) VLD |
14:35-15:00 |
セレクタ論理を利用した線形補間演算器設計と評価 |
○塩 雅史・柳澤政生・戸川 望(早大) |
(10) VLD |
15:00-15:25 |
ループパイプライン化における開始間隔短縮のためのデータ依存緩和技術 |
○日下部真吾・瀬戸謙修(東京都市大) |
|
15:25-15:35 |
休憩 ( 10分 ) |
5月16日(木) 午後 システム設計技術 座長: 杉原 真 15:35 - 16:50 |
(11) VLD |
15:35-16:00 |
スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法 |
○藤代美佳・柳澤政生・戸川 望(早大) |
(12) VLD |
16:00-16:25 |
RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法 |
○川村一志・柳澤政生・戸川 望(早大) |
(13) VLD |
16:25-16:50 |
コヒーレントキャッシュを用いたSoCのシステム設計技法 |
森高晃大(奈良先端大)・○吉田浩章・伴野 充(米国富士通研)・中島康彦(奈良先端大) |