8月23日(木) 午前 マルチコア、プロセッサ
08:30 - 10:10 |
| (1) |
08:30-08:55 |
9つのCPUと2つのマトリクスプロセッサを搭載したマルチコアSoCの開発 |
○中島雅美・石見幸一・藤原隼人・石田一哉・奥村直人・桝井規雄・近藤弘郁（ルネサステクノロジ） |
| (2) |
08:55-09:20 |
モバイルマルチメディア SoC 向け L1 キャッシュ共有型ホモジニアスデュアルプロセッサコア |
○細木 哲・山本崇夫・山崎雅之・金子圭介・中島雅逸（松下電器） |
| (3) |
09:20-09:45 |
54倍速AACエンコードを実現するヘテロジニアスマルチコアアーキテクチャの検討 |
○鹿野裕明（日立/早大）・伊藤雅樹・戸高貴司・津野田賢伸・兒玉征之・小野内雅文・内山邦男（日立）・小高俊彦（日立/早大）・亀井達也・永濱 衛・草桶 学・新田祐介（ルネサステクノロジ）・和田康孝・木村啓二・笠原博徳（早大） |
| (4) |
09:45-10:10 |
DVFSに向けた高速動きベクトル検出アルゴリズムとこれを適用した低電力動きベクトル検出プロセッサの開発 |
○小林伸彰・榎本忠儀（中大） |
| |
10:10-10:20 |
休憩 （ 10分 ） |
8月23日(木) 午前 PLL、クロック
10:20 - 12:00 |
| (5) |
10:20-11:10 |
［特別招待講演］PLL,DLL技術にみる高性能化動向 |
○道正志郎（松下電器） |
| (6) |
11:10-11:35 |
マルチ位相PLLを用いた、ローパワーアプリ向けマルチ位相出力レベルシフトシステム |
○松本秋憲・崎山史朗・徳永祐介・森江隆史・道正志郎（松下電器） |
| (7) |
11:35-12:00 |
周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ |
○柴山充文・野瀬浩一・鳥居 淳・水野正之・枝廣正人（NEC） |
| |
12:00-12:50 |
昼食 （ 50分 ） |
8月23日(木) 午後 電源制御、DVFS
12:50 - 14:30 |
| (8) |
12:50-13:40 |
［特別招待講演］DVS/DVFS技術による低電力化の今後 |
○水野弘之（日立） |
| (9) |
13:40-14:05 |
システムLSIにおける各種電源方式の比較 |
○花見 智・渡辺重佳・小林 学・高畠俊徳（湘南工科大） |
| (10) |
14:05-14:30 |
各種リーク電流を考慮した2電源型システムLSIの高速低消費電力設計法 |
○渡辺重佳・花見 智・小林 学・高畠俊徳（湘南工科大） |
| |
14:30-14:35 |
休憩 （ 5分 ） |
8月23日(木) 午後 電源制御、パワーゲーティング
14:35 - 15:50 |
| (11) |
14:35-15:00 |
消費エネルギー最小化のための最適電源電圧決定回路 |
○池永佳史・野村昌弘・中澤陽悦・萩原靖彦（NEC） |
| (12) |
15:00-15:25 |
走行時パワーゲーティングを適用した低消費電力乗算器の試作による電力評価 |
○香嶋俊裕・武田清大・白井利明・大久保直昭・宇佐美公良（芝浦工大） |
| (13) |
15:25-15:50 |
厚膜MOS電源スイッチを用いた高速電源遮断技術によるモバイルプロセッサの低電力化 |
○福岡一樹・小澤 治・森 涼・五十嵐康人・佐々木敏夫・倉石 孝・安 義彦・石橋孝一郎（ルネサステクノロジ） |
| |
15:50-16:00 |
休憩 （ 10分 ） |
8月23日(木) 午後 パネル討論
16:00 - 18:00 |
| (14) |
16:00-18:00 |
［パネル討論］Dynamic Voltage & Frequency Scaling；ディープサブ100-nmを救えるか! |
○榎本忠儀（中大）・入江直彦（日立）・岡野 広（富士通研）・崎山史朗（松下電器）・中井將勝（ソニー）・新居浩二（ルネサステクノロジ）・野村昌弘（NEC）・水野弘之（日立） |
8月24日(金) 午前 アナログ、パワーインテグリティ
08:30 - 10:10 |
| (1) |
08:30-08:55 |
0.18μm CMOSインバータを用いた超広帯域全差動能動RCポリフェーズフィルタ |
○小森山恵士（北見工大）・吉田英一（北見工大/パナソニック半導体システムテクノ）・矢舗 誠（北見工大/富士通VLSI）・谷本 洋（北見工大） |
| (2) |
08:55-09:20 |
SoCの電源雑音向け微細埋め込み型連続時間雑音検出手法 |
○深澤光弥・松野哲郎・植村俊文（神戸大）・秋山 励（ルネサスデザイン）・影本哲哉・牧野博之・高田英裕（ルネサステクノロジ）・永田 真（神戸大） |
| (3) |
09:20-09:45 |
高圧電源線を用いたオンチップ電源線ノイズキャンセラ |
○中村安見・高宮 真・桜井貴康（東大） |
| (4) |
09:45-10:10 |
無線駆動型Si-MEMSマイクロセンサに向けたCMOS安定化電源回路 |
○遠藤大樹（豊橋技科大）・高尾英邦（豊橋技科大/JST）・木綱俊輔（豊橋技科大）・澤田和明・石田 誠（豊橋技科大/JST） |
| |
10:10-10:20 |
休憩 （ 10分 ） |
8月24日(金) 午前 デバイス
10:20 - 12:00 |
| (5) |
10:20-11:10 |
［特別招待講演］32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化 |
○小山正人・小池正浩・上牟田雄一・鈴木正道・辰村光介・土屋義規・市原玲華・後藤正和・長友浩二・東 篤志・川中 繁・中嶋一明・関根克行（東芝） |
| (6) |
11:10-11:35 |
SOI膜厚5 nmの(100)面極薄nMOSFETにおける移動度ユニバーサリティ |
○清水 健・平本俊郎（東大） |
| (7) |
11:35-12:00 |
n-MOSFETの非対称性および配置方位依存性の解析 |
○松田敏弘・杉山裕也・岩田栄之（富山県立大）・大曽根隆志（岡山県立大） |
| |
12:00-13:00 |
昼食 （ 60分 ） |
8月24日(金) 午後 ナノエレクトロニクス
13:00 - 14:40 |
| (8) |
13:00-13:50 |
［特別招待講演］日本が目指すナノエレクトロニクス大国 |
○渡辺久恒（半導体先端テクノロジーズ） |
| (9) |
13:50-14:15 |
3次元型トランジスタFinFETによるLSIの高密度設計法 ～ CMOSセルライブラリを用いたパターン面積の縮小効果の検討 ～ |
○岡本恵介・小泉圭輔・廣島 佑・渡辺重佳（湘南工科大） |
| (10) |
14:15-14:40 |
3次元型トランジスタFinFETを用いたDTMOS(FinFET型DTMOS)によるシステムLSIの高密度設計法 ～ パターン面積の縮小効果の見積もり ～ |
○廣島 佑・渡辺重佳・岡本恵介・小泉圭輔（湘南工科大） |
| |
14:40-14:50 |
休憩 （ 10分 ） |
8月24日(金) 午後 メモリ
14:50 - 16:55 |
| (11) |
14:50-15:15 |
ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性 |
○小野田裕之・宮下 桂・中山武雄・木下朋子・西村尚志・東 篤志・山田誠司・松岡史倫（東芝） |
| (12) |
15:15-15:40 |
積層フェリ自由層トンネル磁気抵抗効果素子を備えたSPRAMのリードディスターブ耐性と書き込み電流のばらつきの低減 |
○三浦勝哉・河原尊之・竹村理一郎（日立）・早川 純（日立/東北大）・山ノ内路彦（日立）・池田正二・佐々木龍太郎（東北大）・伊藤顕知・高橋宏昌・松岡秀行（日立）・大野英男（東北大） |
| (13) |
15:40-16:05 |
DVS環境下での小面積・低電圧動作8T SRAMの設計 |
○森田泰弘・藤原英弘・野口紘希・井口友輔（神戸大）・新居浩二（神戸大/ルネサステクノロジ）・川口 博・吉本雅彦（神戸大） |
| (14) |
16:05-16:30 |
同時R/W課題への耐性を有する階層型レプリカビット線技術を用いた45nm2ポート8T-SRAM |
○石倉 聡・車田総希・寺野登志夫・山上由展・粉谷直樹・里見勝治（松下電器）・新居浩二・薮内 誠・塚本康正・大林茂樹・大芦敏行・牧野博之・篠原尋史（ルネサステクノロジ）・赤松寛範（松下電器） |
| (15) |
16:30-16:55 |
90-nm CMOS技術による多段階読出し方式を用いた128-Kbit,16ポートSRAMの設計 |
○上口 光・椋田祐也・和泉伸也・マタウシュ ハンス・ユルゲン・小出哲士（広島大） |
：
ge
cel