6月8日(火) 午後 招待講演 (1)
座長: 柴田裕一郎（長崎大学）
13:00 - 13:50 |
| (1) |
13:00-13:50 |
［招待講演］Physically Unclonable Functionの基礎・応用と国際標準化 |
○堀 洋平（産総研） |
| |
13:50-14:10 |
休憩 （ 20分 ） |
6月8日(火) 午後 メモリアクセス効率化
座長: 山口佳樹（筑波大学）
14:10 - 15:25 |
| (2) |
14:10-14:35 |
乱数生成ノードの並列閾値最適化に基づくエッジ指向決定木アンサンブル学習 |
○熊澤峻悟・川村一志・Thiem Van Chu・本村真人・劉 載勲（東工大） |
| (3) |
14:35-15:00 |
幅優先探索専用のアクセラレータを対象としたアーキテクチャ探索のためのシミュレータ開発 |
○原口雄士・谷川一哉（広島市大）・宮島敬明・Jens Huthmann・佐野健太郎（理研）・弘中哲夫（広島市大） |
| (4) |
15:00-15:25 |
特徴空間事前分割に基づく決定木アンサンブルのFPGA推論アクセラレータ |
○北島龍一・川村一志・劉 載勲・本村真人・Thiem Van Chu（東工大） |
| |
15:25-15:45 |
休憩 （ 20分 ） |
6月8日(火) 午後 AI 加速とその応用
座長: 中原啓貴（東京工業大学）
15:45 - 17:00 |
| (5) |
15:45-16:10 |
深層学習による2D点群レジストレーションのFPGA実装に関する一検討 |
○杉浦圭祐・松谷宏紀（慶大） |
| (6) |
16:10-16:35 |
エッジ向けCNNアクセラレータReNAの実行コード自動生成 |
○増田雄太・中原康宏・尼崎太樹・飯田全広（熊本大） |
| (7) |
16:35-17:00 |
対称的二進表現に基づくビットスケーラブルCNN推論手法 |
○鈴木淳之介・安藤洸太・廣瀬一俊・川村一志・Thiem Van Chu・本村真人・劉 載勲（東工大） |
6月9日(水) 午前 画像処理
座長: 小林悠記（NEC）
09:30 - 10:45 |
| (8) |
09:30-09:55 |
FPGAを用いたフルパイプラインによるバイラテラルフィルタの高速化手法 |
○橋本信歩・高前田伸也（東大） |
| (9) |
09:55-10:20 |
適応的差分符号化によるリアルタイム動画像圧縮のFPGA実装 |
○眞邉泰斗・柴田裕一郎（長崎大） |
| (10) |
10:20-10:45 |
FPGAによるハイダイナミックレンジ合成処理への拡張畳み込みの適用 |
片山太智・○今村優太・眞邉泰斗・柴田裕一郎（長崎大） |
| |
10:45-11:00 |
休憩 （ 15分 ） |
| |
11:00-13:00 |
昼休み（研究会専門委員会を開催します) （ 120分 ） |
6月9日(水) 午後 招待講演 (2)
座長: 佐野健太郎（理化学研究所）
13:00 - 13:50 |
| (11) |
13:00-13:50 |
［招待講演］シミュレーテッド分岐アルゴリズムのFPGAアクセラレータによるリアルタイムシステムにおける大規模組合せ最適化 |
○辰村光介（東芝） |
| |
13:50-14:10 |
休憩 （ 20分 ） |
6月9日(水) 午後 FPGA 応用
座長: 竹村幸尚（インテル）
14:10 - 15:25 |
| (12) |
14:10-14:35 |
コンパクション処理を活用した正規パス問合わせアクセラレータのFPGA実装 |
○小林諒平・三浦賢人・藤田典久・朴 泰祐・天笠俊之（筑波大） |
| (13) |
14:35-15:00 |
C++テンプレートによる再帰関数呼び出しを用いた問題サイズに依存しないガウス・ジョルダン法の高速FPGA実装 |
○勝坂優希・窪田昌史・弘中哲夫（広島市大） |
| (14) |
15:00-15:25 |
M-KUBOSボード上での充足可能性問題ソルバー・AmoebaSATの実装 |
○閻 英傑・青野真士・天野英晴（慶大）・大古田香織・福田真悟・斉藤健太（Amoeba Energy）・葛西誠也（北大） |
| |
15:25-15:45 |
休憩 （ 20分 ） |
6月9日(水) 午後 FPGA システム
座長: 三好健文（イーツリーズ・ジャパン）
15:45 - 17:00 |
| (15) |
15:45-16:10 |
大規模FPGAクラスタのための再構成可能な仮想回線交換網 |
○上野知洋・小柴篤史・佐野健太郎（理研） |
| (16) |
16:10-16:35 |
FPGAクラスタのためのSYCLインターフェースの開発とCPU-FPGA連携の評価 |
○金子哲士・滝沢寛之（東北大）・佐野健太郎（理研） |
| (17) |
16:35-17:00 |
A 64-bit RISC-V many-core architecture on FPGAs |
○Qixiang Gao・Yoshiki Yamaguchi（Univ. of Tsukuba） |
: 
ba