| 電子情報通信学会 研究会発表申込システム 研究会 開催プログラム |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップ | 戻る | 前のICD研究会 / 次のICD研究会 | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
|
一般講演の持ち時間は20分(発表15分，質疑応答5分)となっておりますのでご注意下さい。また、プログラム進行を円滑にするため，講演用の共有PCを用意する予定です。発表者の方は，ご講演スライド(PowerPoint形式またはPDF形式)をUSBメモリに保存してご準備願います。3月8日の18:00より懇親会を開催します。ふるってご参加下さい。 ★集積回路研究会（ICD） 専門委員長 中屋 雅夫 副委員長 松澤 昭 幹事 甲斐 康司， 相本 代志治 幹事補佐 永田 真， 藤島 実 ★VLSI設計技術研究会（VLD） 専門委員長 浜村 博史 副委員長 石浦 菜岐佐 幹事 澁谷 利行， 越智 裕之 日時 2007年 3月 7日(水) 13：00～18：00 2007年 3月 8日(木) 08：30～18：00 2007年 3月 9日(金) 08：40～17：00 会場 メルパルク沖縄（〒902-0062 那覇市字松川20．http://www.mielparque.or.jp/okn/okn01.html） 議題 システムオンシリコン設計技術ならびにこれを活用したVLSI 3月7日(水) 午後 無線/画像処理 （13：00～14：40） 座長: 井上 弘士（九大） (1) 13:00 - 13:20 インピーダンスマッチング機能付きCMOSオンチップラットレースバラン ○小林直樹・藤島 実（東大） (2) 13:20 - 13:40 シールドつきMIMキャパシタに対する鏡像効果を考慮したスケーラブルモデル ○石橋浩二・藤島 実（東大） (3) 13:40 - 14:00 高効率Message-Passing スケジュールを用いた部分並列型イレギュラーLDPC復号器 ○李 星・清水一範・池永 剛・後藤 敏（早大） (4) 14:00 - 14:20 ブロックマッチングの停止条件を適応的に設定する高速動きベクトル検出アルゴリズムの開発 ○小林伸彰・榎本忠儀（中大） (5) 14:20 - 14:40 低電力90-nm CMOS動きベクトル検出プロセッサの開発 ○石川雄悟・金子達也・岩成武司・仲山拓顕・筒井俊博・萩原洋介・小林伸彰・榎本忠儀（中大） −−− 休憩 （ 20分 ） −−− 3月7日(水) 午後 上流設計技術(1) （15：00～16：20） 座長: 清水 一範（早稲田大） (6) 15:00 - 15:20 動作合成技術を用いたハードウエア/ソフトウエア自動分割技術 ○岩間大介・宮本直人・須川成利・大見忠弘（東北大） (7) 15:20 - 15:40 システムレベル設計に対する拡張システム依存グラフを利用した記述チェッカ ○安藤大介・松本剛史・西原 佑・藤田昌宏（東大） (8) 15:40 - 16:00 ハードウェア設計における設計資産の仕様記述およびその検証手法 ○石川悠司（東大）・SeongWoon Kang（サムスン）・李 蓮福（東大）・GiLark Park（サムスン）・渡邊翔太・瀬戸謙修・小松 聡（東大）・浜村博史（サムスン）・藤田昌宏（東大） (9) 16:00 - 16:20 設計再利用のためのIPライブラリ検索システム ○李 蓮福（東大）・GiLark Park（SAMSUNG）・石川悠司（東大）・SeongWoon Kang（SAMSUNG）・渡邊翔太・瀬戸謙修・小松 聡（東大）・浜村博史（SAMSUNG）・藤田昌宏（東大） −−− 休憩 （ 20分 ） −−− 3月7日(水) 午後 耐ノイズ・ばらつき設計(1) （16：40～18：00） 座長: 荒川 文男（日立） (10) 16:40 - 17:00 基板クロストーク対策のためのガードリング構造の等価回路モデル化手法 ○小坂大輔・永田 真（神戸大）・村坂佳隆・岩田 穆（エイアールテック） (11) 17:00 - 17:20 サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ ○坂東要志・野口宏一朗・永田 真（神戸大） (12) 17:20 - 17:40 CMOS回路におけるタイミング歩留り最大化のためのゲートサイジング手法の提案 ○坂本良太・室山真徳・石原 亨・安浦寛人（九大） (13) 17:40 - 18:00 90nmCMOS回路における遅延・電力ばらつきのゲート段数およびゲート幅依存性に関する考察 ○山口聖貴（九大）・Yuan Yang（西安理工大）・坂本良太・室山真徳・石原 亨・安浦寛人（九大） 3月8日(木) 午前 プロセッサ合成/高位合成 （08：30～10：10） 座長: 小松 聡（東大） (14) 08:30 - 08:50 SIMD型プロセッサコア設計におけるプロセッシングユニット最適化手法 ○繁田裕之・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） (15) 08:50 - 09:10 SIMD型プロセッサコアを対象としたハードウェア/ソフトウェア分割フレームワーク ○大東真崇・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） (16) 09:10 - 09:30 SIMD型プロセッサコア最適化設計のための多重ループに対応したSIMD命令合成手法 ○中島裕貴・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） (17) 09:30 - 09:50 アプリケーションプロセッサ向けデータキャッシュ構成最適化システムとその評価 ○堀内一央・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） (18) 09:50 - 10:10 高位記述言語を用いた画像処理向けディジタルシステム設計の効率化手法 井上 諭・橋詰大毅・○泉 知論・福井正博（立命館大） −−− 休憩 （ 20分 ） −−− 3月8日(木) 午前 メモリ/クロック （10：30～12：10） 座長: 井上 弘士（九大） (19) 10:30 - 10:50 差動増幅器を用いた全並列型アナログ・デジタル混載連想メモリ ○田中裕己・Md. Anwarul Abedin・小出哲士・Mattausch. Hans Juergen（広島大） (20) 10:50 - 11:10 低電力90-nm CMOS SRAMの開発 ○岩成武司・小林伸彰・榎本忠儀（中大） (21) 11:10 - 11:30 統計的推定を用いたクロックデスキューに対する一手法 ○大谷直毅・橋爪裕子・高島康裕（北九州市大）・中村祐一（NEC） (22) 11:30 - 11:50 CADツールを用いた一般同期向けクロック木の一合成法 ○原田陽介・橋本浩良・小平行秀・高橋篤司（東工大） (23) 11:50 - 12:10 低電力・高速90nm-CMOSクロック回路の開発 ○萩原洋介・永山 卓・小林伸彰・榎本忠儀（中大） −−− 昼食 （ 60分 ） −−− 3月8日(木) 午後 配置配線 （13：10～14：50） 座長: 泉 知論（立命館大） (24) 13:10 - 13:30 ポテンシャル ラウタ ○梶谷洋司（北九州市大） (25) 13:30 - 13:50 ピン集合間の引き出し順を考慮した配線手法 ○稲木雅人・高島康裕・梶谷洋司（北九州市大） (26) 13:50 - 14:10 ポテンシャル法を用いたBGA配線手法 ○広松隆幸・稲木雅人・高島康裕・梶谷洋司（北九州市大） (27) 14:10 - 14:30 配線後の修正作業を容易にする自動配線手法 ○横丸敏彦・吉川隆英・金澤裕治（富士通研） (28) 14:30 - 14:50 回路構成の小変更に即した再配置手法 ○柳橋邦彦・高島康裕（北九州市大）・中村祐一（NEC） −−− 休憩 （ 20分 ） −−− 3月8日(木) 午後 再構成可能デバイス/キャリブレーション （15：10～16：50） 座長: 室山 真徳（九大） (29) 15:10 - 15:30 LUTカスケードを用いたCAMエミュレータについて ○中原啓貴・笹尾 勤・松浦宗寛（九工大） (30) 15:30 - 15:50 算術分解を用いた基数変換回路の構成法（３） ○井口幸洋（明大）・笹尾 勤・松浦宗寛（九工大）・青山俊一（明大） (31) 15:50 - 16:10 ビアプログラマブルロジックVPEXを用いた固定秘密鍵埋め込み型RSA暗号回路の設計 ○下村 弘・奥山一樹・中村明博・藤野 毅（立命館大） (32) 16:10 - 16:30 基板電位調整を伴うプログラマブルCMOSアナログ回路の提案 ○井手洋平・藤村 徹・武下真也・中村昌敏・中武繁寿（北九州市大） (33) 16:30 - 16:50 パイプライン型ADCの高速デジタルバックグランドキャリブレーション ○大島 俊（日立）・Cheonguyrn Tsang・Borivoje Nikolic（カリフォルニア大） −−− 休憩 （ 20分 ） −−− 3月8日(木) 午後 招待講演 （17：10～18：00） 座長: 小林 和淑（京大） (34) 17:10 - 18:00 ［招待講演］システムLSIにおける電源線雑音の測定・低減手法 ○池田 誠・浅田邦博（東大） −−− 懇親会（18:00より） （ 120分 ） −−− 3月9日(金) 午前 演算回路/専用回路 （08：40～10：40） 座長: 越智 裕之（京大） (35) 08:40 - 09:00 4-2加算木を用いたテスト容易な乗算器 ○鬼頭信貴・花井健輔・高木直史（名大） (36) 09:00 - 09:20 配線層数の乗算器の回路面積への影響について ○川島裕崇・高木直史・高木一義（名大） (37) 09:20 - 09:40 拡張ユークリッド法に基づくGF(2^m)上の乗算・逆元計算のための複合回路 ○小林克希・高木直史（名大） (38) 09:40 - 10:00 射影変換の高速化に関する一検討 ○山田善紀・木村康秀・伊藤大介・横川智教・佐藤洋一郎・早瀬道芳（岡山県立大） (39) 10:00 - 10:20 液晶ディスプレイ用サンプリング回路の最適性について ○高橋真吾・築山修治（中大）・橋本昌宜（阪大）・白川 功（兵庫県立大） (40) 10:20 - 10:40 携帯機器向けMPEG-A Photo Playerのメタデータ生成システムのハードウェア化に関する一考察 ○元橋雅人・小原俊逸・戸川 望・柳澤政生・大附辰夫（早大） −−− 休憩 （ 20分 ） −−− 3月9日(金) 午前 招待講演 （11：00～11：50） 座長: 小林 和淑（京大） (41) 11:00 - 11:50 ［招待講演］マルチコア時代の組込み向けシステムLSIアーキテクチャ ○入江直彦（日立） −−− 昼食 （ 70分 ） −−− 3月9日(金) 午後 上流設計技術(2) （13：00～15：00） 座長: 永田 真（神戸大） (42) 13:00 - 13:20 Java言語をベースにしたオブジェクト指向によるLSI設計手法の提案 ○枡岡正悟・寺井裕幸・小山 学（近畿大）・中原和彦（スパンションジャパン）・山田晃久（シャープ）・神戸尚志（近畿大） (43) 13:20 - 13:40 決定グラフに基づく論理関数の評価のメモリ・パッキングを用いた高速化について ○田中浩之・中原啓貴・松浦宗寛・笹尾 勤（九工大） (44) 13:40 - 14:00 ３次元型トランジスタFinFETを用いたシステムＬＳＩの高密度設計法 ～ パターン面積の縮小効果の見積もり ～ ○渡辺重佳・岡本恵介・大谷 真（湘南工科大） (45) 14:00 - 14:20 Globally Asynchronous Locally Synchronous System の性能評価に関する一検討 ○田代和幸・横川智教（岡山県立大）・茅野 功（川崎医療短大）・佐藤洋一郎・早瀬道芳（岡山県立大） (46) 14:20 - 14:40 面積・スピードとのトレードオフを考慮した動作レベル電力モデル化手法 井上典之・○大槻正明・福井正博（立命館大） (47) 14:40 - 15:00 電池駆動システムにおける電池の高精度モデル化と最適化 ○岩越さやか・近山 悠・福井正博（立命館大） −−− 休憩 （ 20分 ） −−− 3月9日(金) 午後 低消費電力/耐ノイズ・ばらつき設計(2) （15：20～17：00） 座長: 中井 將勝（ソニー） (48) 15:20 - 15:40 MOSFETのゲート、サブスレッショルドリーク電流を考慮した２電源型システムＬＳＩの低消費電力設計法 ○渡辺重佳・花見 智・小林 学・高畠俊徳（湘南工科大） (49) 15:40 - 16:00 ランタイムパワーゲーティングを適用した乗算器を用いた消費電力に影響する要因の解析 ○武田清大・香嶋俊裕・白井利明・大久保直昭・宇佐美公良（芝浦工大） (50) 16:00 - 16:20 ランダム曲面の性質と新しい曲面モデルの提案 ～ ガウス分布の回転体によるユニバーサルなランダム曲面モデル ～ ○大川眞一・増田弘生（ルネサステクノロジ） (51) 16:20 - 16:40 パスベース遅延解析におけるチップ内・チップ間バラツキを考慮した遅延分布計算 ○本間克己・新田 泉・澁谷利行（富士通研） (52) 16:40 - 17:00 クロストーク制約を考慮したシーケンス・ペアに基づくコンパクション手法の提案 ○田代哲也・松尾健彦・中武繁寿（北九州市大） 一般講演：発表 15 分 ＋ 質疑応答 5 分 ☆ICD研究会今後の予定 [ ]内発表申込締切日 5月31日(木)～6月1日(金) 株式会社富士通研究所 岡田記念ホール [3月23日(金)] テーマ：集積回路とアーキテクチャの協創～プロセッサ、メモリ、システムLSIおよび一般～ 【問合先】 井上弘士 (九州大学) TEL 092-802-3793,FAX 092-802-3786 E-mail:i    i k shu-u ☆VLD研究会今後の予定 [ ]内発表申込締切日 5月10日(木)～11日(金) 京大会館 [3月15日(木)] テーマ：システム設計および一般 6月21日(木)～22日(金) 北海道東海大学 札幌キャンパス マルチメディアホール [4月13日(金)] テーマ：信号処理、ＬＳＩ、及び一般 【問合先】 澁谷 利行 (Shibuya Toshiyuki) E-mail:  bu     Tel.044-754-2663(直通) 7112-6084(内線) メール番号:研31 株式会社富士通研究所) ITコア研究所) CAD研究部 ◎最新情報は、VLD研究会ホームページをご覧下さい。 http://www.ieice.org/~vld/ Last modified: 2007-02-21 18:55:36 |
ご注意： 迷惑メール対策のためメールアドレスの一部の文字を置換しております．ご了承ください．
[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
[研究会発表・参加方法，FAQ] ※ ご一読ください
[VLD研究会のスケジュールに戻る] / [ICD研究会のスケジュールに戻る] /
| トップ | 戻る | 前のICD研究会 / 次のICD研究会 | [HTML] / [HTML(simple)] / [TEXT] | [Japanese] / [English] |
[研究会発表申込システムのトップページに戻る]