9月29日(月) 午後 招待講演1 13:30 - 14:30 |
(1) |
13:30-14:30 |
[招待講演]エラー検出FFを用いたDVSにおけるShort Path PenaltyとOR-Tree Latencyの低減手法 |
○栗本昌憲・鈴木弘明(ルネサステクノロジ)・秋山 励・山中唯生・大熊晴之(ルネサスデザイン)・高田英裕・篠原尋史(ルネサステクノロジ) |
|
14:30-14:45 |
休憩 ( 15分 ) |
9月29日(月) 午後 動的再構成プロセッサ設計 14:45 - 15:35 |
(2) |
14:45-15:10 |
再構成型プロセッサFE-GAへのデータフローグラフマッピング手法 |
○本間雅行・田村 亮・戸川 望・柳澤政生・大附辰夫(早大)・佐藤真琴(日立) |
(3) |
15:10-15:35 |
ディジタルメディア向け動的再構成型プロセッサFE-GAへのFFTマッピングとその自動化手法 |
○田村 亮・本間雅行・戸川 望・柳澤政生・大附辰夫(早大)・佐藤真琴(日立) |
|
15:35-15:50 |
休憩 ( 15分 ) |
9月29日(月) 午後 高位合成及び演算器設計 15:50 - 17:05 |
(4) |
15:50-16:15 |
Schedulable Resouce Binding under Skew Optimization |
○Takayuki Obata・Mineo Kaneko(JAIST) |
(5) |
16:15-16:40 |
Delay Variation-Aware Datapath Synthesis Based on Register Clustering |
○Keisuke Inoue・Mineo Kaneko・Tsuyoshi Iwagaki(JAIST) |
(6) |
16:40-17:05 |
ビットレベル式変形によるセレクタ帰着型バタフライ演算器の設計と評価 |
○名村 健・戸川 望・柳澤政生・大附辰夫(早大)・外村元伸(大日本印刷) |
9月30日(火) 午前 招待講演2 10:00 - 11:00 |
(7) |
10:00-11:00 |
[招待講演]順序統計量のEDAへの応用とノンパラメトリック統計的タイミング解析 |
○今井正紀(半導体理工学研究センター/東工大) |
|
11:00-11:15 |
休憩 ( 15分 ) |
9月30日(火) 午前 配置配線 11:15 - 12:05 |
(8) |
11:15-11:40 |
重なりを考慮したStable-LSE法に基づく解析的配置手法 |
○船津直登・高島康裕(北九州市大) |
(9) |
11:40-12:05 |
最近傍ビア配置に基づく2層BGAパッケージ自動配線手法 |
○倉田芳明・富岡洋一・小平行秀・高橋篤司(東工大) |
|
12:05-13:30 |
昼食 ( 85分 ) |
9月30日(火) 午後 再構成デバイス1 13:30 - 14:20 |
(10) |
13:30-13:55 |
大規模光再構成型ゲートアレイにおける高速再構成試験 |
○中島真央・渡邊 実(静岡大) |
(11) |
13:55-14:20 |
高速ダイナミック光再構成型ゲートアレイVLSI |
○加藤進一・渡邊 実(静岡大) |
|
14:20-14:35 |
休憩 ( 15分 ) |
9月30日(火) 午後 再構成デバイス2 14:35 - 15:25 |
(12) |
14:35-15:00 |
PAL-SLMを用いたプログラマブルなマルチコンテキスト光再構成型ゲートアレイ |
○久保田慎也・渡邊 実(静岡大) |
(13) |
15:00-15:25 |
可変線形トランスコンダクタンスOTA |
○池本真樹・範 公可(電通大) |