5月11日(木) 午後 FPGA・低消費電力設計・システムレベル合成
14:00 - 16:00 |
| (1) |
14:00-14:30 |
Online FPGA Placement Using I/O Routing Information |
Mitsuru Tomono・○Masaki Nakanishi・Shigeru Yamashita（NAIST）・Kazuo Nakajima（Univ. of Maryland）・Katsumasa Watanabe（NAIST） |
| (2) |
14:30-15:00 |
動的再構成可能配線について |
○木村晋二（早大） |
| (3) |
15:00-15:30 |
オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法 |
○山口誠一朗・室山真徳・石原 亨・安浦寛人（九大） |
| (4) |
15:30-16:00 |
メモリアクセスおよびリソース共有を行うカスタム命令自動生成手法 |
○瀬戸謙修・藤田昌宏（東大） |
5月11日(木) 午後 招待講演
16:15 - 17:00 |
| (5) |
16:15-17:00 |
［招待講演］コンフィギュラブル・プロセッサ開発環境ASIP Meister |
○今井正治・谷口一徹・武内良典・坂主圭史（阪大） |
5月12日(金) 午前 検証・シミュレーション
09:00 - 10:30 |
| (6) |
09:00-09:30 |
Bottom-up Equivalence Checking for SpecC Programs |
Subash Shankar（City Univ. of New York）・○Masahiro Fujita（Univ. of Tokyo） |
| (7) |
09:30-10:00 |
動作合成前後の設計記述に対する記号シミュレーションによる形式的等価性検証の検討 |
○松本剛史・小松 聡・藤田昌宏（東大） |
| (8) |
10:00-10:30 |
値独立なシミュレータカーネルを用いた3値論理シミュレータの実装 |
○和田崇臣・日比野 靖（北陸先端大） |
5月12日(金) 午前 テスト
10:45 - 11:45 |
| (9) |
10:45-11:15 |
テスト生成における間接含意の効率的な生成方法 |
○吉村正義（福岡知的クラスター研）・梶原誠司（九工大）・松永裕介（九大） |
| (10) |
11:15-11:45 |
Power-Conscious Microprocessor-Based Testing of System-on-Chip |
○Fawnizu Azmadi Hussin・Tomokazu Yoneda（NAIST）・Alex Orailoglu（Univ. of California）・Hideo Fujiwara（NAIST） |
5月12日(金) 午後 演算回路・ばらつきの測定
13:00 - 14:30 |
| (11) |
13:00-13:30 |
相関演算結果を用いた8-VSBイコライザの面積削減 |
○河嶋和美・小西悠介・橋口裕介・山本 優・沼 昌宏（神戸大） |
| (12) |
13:30-14:00 |
整数乗算器の消費電力と遅延について ～ Wallace Tree, Dadda Treeの比較 ～ |
○橘 昌良（高知工科大） |
| (13) |
14:00-14:30 |
90nmCMOS回路における遅延および電力ばらつきの実測と解析 |
○山口聖貴（九大）・Yang Yuan（西安理工大）・樽見幸祐・坂本良太・室山真徳・石原 亨・安浦寛人（九大） |
: matsunaga@ c.csce.kyushu-u.ac.jp