12月15日(木) 午前 招待/一般講演 (講堂)
10:30 - 11:45 |
| (1) |
10:30-10:55 |
An Inductorless Phase-Locked Loop with Pulse Injection Locking Technique in 90 nm CMOS |
○Sang-Yeop Lee・Hiroyuki Ito・Noboru Ishihara・Kazuya Masu（Tokyo Inst. of Tech.） |
| (2) |
10:55-11:45 |
［招待講演］今後の豊かな人間生活へ向けての半導体の可能性 ～ 未来型エンジニアを目指して ～ |
○有本和民（ルネサス エレクトロニクス） |
| |
11:45-13:00 |
昼食 （ 75分 ） |
12月15日(木) 午後 招待/一般講演 (講堂)
13:00 - 14:15 |
| (3) |
13:00-13:50 |
［招待講演］耐タンパLSI設計技術 ～ 模倣品防止のための物理複製不可能なデバイス ～ |
○藤野 毅・古橋康太・汐崎 充（立命館大） |
| (4) |
13:50-14:15 |
SPICEを使わずに昇圧型DC-DCコンバータの特性を高速かつ正確に解析するシミュレーション手法の研究 |
○古川達也・平野裕也・杉本泰博（中大） |
| |
14:15-14:25 |
休憩 （ 10分 ） |
12月15日(木) 午後 招待講演 (講堂)
14:25 - 15:15 |
| (5) |
14:25-15:15 |
［招待講演］世界で活躍できる研究者を目指して ～ DACとISSCCへの挑戦 ～ |
○高橋真吾（NEC） |
| |
15:15-15:25 |
休憩 （ 10分 ） |
12月15日(木) 午後 ポスターセッション: ショートプレゼンテーション (講堂)
15:25 - 16:00 |
| (6) |
15:25-16:00 |
ショートプレゼンテーション (講堂) |
| |
16:00-16:10 |
休憩 (会場移動) （ 10分 ） |
12月15日(木) 午後 ポスターセッション (アセンブリホール)
16:10 - 18:20 |
| (7) |
16:10-18:00 |
［ポスター講演］メタステーブルを考慮したTDC回路の最適化およびADPLLの設計 |
○志水泰之・酒見議一・吉村 勉・岩出秀平・牧野博之（阪工大）・松田吉雄（金沢大） |
| (8) |
16:10-18:00 |
［ポスター講演］Broadband Low Noise Amplifier Design in Scaled CMOS Technology |
○Ben Patrick（Tohoku Univ.）・Takana Kaho（NTT）・Shoichi Masui（Tohoku Univ.） |
| (9) |
16:10-18:00 |
［ポスター講演］微細CMOSテクノロジにおけるアナログ回路設計 |
○楊 穎・石 けい波・Ben Patrick・小西貴之（東北大）・加保貴奈（NTT）・桝井昇一（東北大） |
| (10) |
16:10-18:00 |
［ポスター講演］逐次比較型ADコンバータのマルチビット化の一手法 |
○國方直也・松岡俊匡・谷口研二（阪大） |
| (11) |
16:10-18:00 |
［ポスター講演］LCDドライバのためのRail-to-Rail電圧バッファ ～ 低消費電力と高速化に向けて ～ |
○塚本洋介・範 公可（電通大） |
| (12) |
16:10-18:00 |
［ポスター講演］低電圧動作CMOSディジタル回路のためのゲート幅実効調整方式素子特性ばらつき補償技術の検討 |
○岸和田 泰・上田 瞬・宮脇祐介・松岡俊匡（阪大） |
| (13) |
16:10-18:00 |
［ポスター講演］位相同期回路間における干渉ノイズのシミュレーション解析 |
○丸橋 賢・水野順貴・吉村 勉・岩出秀平・牧野博之（阪工大）・松田吉雄（金沢大） |
| (14) |
16:10-18:00 |
［ポスター講演］時間量子化方式A/Dコンバータ用コンパレータに関する研究 |
○磯部直己・松岡俊匡・谷口研二（阪大） |
| (15) |
16:10-18:00 |
［ポスター講演］テレスコピック型OPAを用いたNeural Spike検出アンプの性能解析 |
○高月千里・吉田 毅（広島大） |
| (16) |
16:10-18:00 |
［ポスター講演］インプレース実行型プロセッサCRIBにおける効率的な浮動小数点命令実行手法 |
○大久保直昭・吉瀬謙二（東工大） |
| (17) |
16:10-18:00 |
［ポスター講演］スリープ深度制御による動作時リーク電力削減 |
○武田清大・三輪 忍・中村 宏（東大） |
| (18) |
16:10-18:00 |
［ポスター講演］パイプラインアーキテクチャを適用した、1.5V動作、サイクリック型電流モードAD変換器回路の研究 |
○家室雅季・太田昌伸・杉本泰博（中大） |
| (19) |
16:10-18:00 |
［ポスター講演］50nm抵抗変化型メモリにおける耐久性向上書き換え手法の研究 |
○樋口和英・宮地幸祐・上口 光・竹内 健（東大） |
| (20) |
16:10-18:00 |
［ポスター講演］3次元積層ソリッド・ステート・ドライブ向け4倍高速Vpass(10V)生成、15%低消費電力Vpgm(20V)生成、ワイドレンジ電圧生成システム |
○畑中輝義・竹内 健（東大） |
| (21) |
16:10-18:00 |
［ポスター講演］ゆらぎ増幅回路を用いたオシレータベース物理乱数生成器 |
○天木健彦・橋本昌宜・尾上孝雄（阪大/JST） |
| (22) |
16:10-18:00 |
［ポスター講演］ビアプログラマブルロジックVPEXのソフトエラー率の検討 |
○上岡泰輔・堀 遼平・北森達也（立命館大）・吉川雅弥（名城大）・藤野 毅（立命館大） |
| (23) |
16:10-18:00 |
［ポスター講演］ビアプログラマブルアナログ(VPA)の提案と基本素子構造の検討 |
○中澤 亮・堀 遼平・上田佳祐・汐崎 充・藤田智弘・藤野 毅（立命館大） |
| (24) |
16:10-18:00 |
［ポスター講演］Signal-Dependent Analog-to-Digital Conversion based on MINIMAX Sampling |
○Igors Homjakovs・Masanori Hashimoto（Osaka Univ.）・Tetsuya Hirose（Kobe Univ.）・Takao Onoye（Osaka Univ.） |
| (25) |
16:10-18:00 |
［ポスター講演］SAR ADCにおける精度向上の検討 |
○浅澤豊旗・角川佳弘・宮原正也・松澤 昭（東工大） |
| (26) |
16:10-18:00 |
［ポスター講演］補間型パイプラインADCに用いる増幅器の精度向上の検討 |
○廣岡慶之・李 賢義・宮原正也・松澤 昭（東工大） |
| (27) |
16:10-18:00 |
［ポスター講演］CMOS技術を用いた60GHz帯ダイレクトコンバージョン無線機 |
○山口達也・浅田大樹・文仙啓吾・松下幸太・村上 塁・ト 慶紅・Ahmed Musa・佐藤高洋・南 亮・伊藤利彦・岡田健一・松澤 昭（東工大） |
| (28) |
16:10-18:00 |
［ポスター講演］差動型LNAの設計手法 |
○増本崇大・兼本大輔・金谷晴一（九大）・ラメシュ ポカレル（日本エジプト科学技術連携術連センター）・吉田啓二（九大） |
| (29) |
18:00-18:20 |
講評 (講堂) |
12月16日(金) 午前 一般講演 (講堂)
09:55 - 10:20 |
| (30) |
09:55-10:20 |
MCUに強靭な耐ソフトエラーフリップフロップ |
○山本亮輔・濱中 力（京都工繊大）・古田 潤（京大）・小林和淑（京都工繊大/JST）・小野寺秀俊（京大/JST） |
| |
10:20-10:30 |
休憩 （ 10分 ） |
12月16日(金) 午前 チュートリアル/一般講演 (講堂)
10:30 - 11:45 |
| (31) |
10:30-11:20 |
［チュートリアル講演］ISSCC TD(Technology Directions) 分野における技術動向 |
○中島雅逸（パナソニック） |
| (32) |
11:20-11:45 |
冗長性を許容したハード・ソフト協調の最適設計と検証 |
○寺西佑太（富士通九州ネットワークテクノロジーズ）・大友俊也・栗原康志・山内宏真・鈴木貴久・山下浩一郎（富士通研） |
| |
11:45-13:00 |
昼食 （ 75分 ） |
12月16日(金) 午後 招待/一般講演 (講堂)
13:00 - 14:15 |
| (33) |
13:00-13:50 |
［招待講演］低電圧・極低電力ロジック回路技術 |
○更田裕司（東大） |
| (34) |
13:50-14:15 |
低電力20相出力発振回路 |
○奥野圭祐・小西恵大・李 赫鍾・和泉慎太郎・川口 博・吉本雅彦（神戸大） |
| |
14:15-14:25 |
休憩 （ 10分 ） |
12月16日(金) 午後 一般講演 (講堂)
14:25 - 15:15 |
| (35) |
14:25-14:50 |
チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-μm FD-SOI 7T/14T SRAM |
○吉本秀輔・山口幸介・奥村俊介・吉本雅彦・川口 博（神戸大） |
| (36) |
14:50-15:15 |
マルチビットアップセット耐性及びシングルビットアップセット耐性を備えた8T SRAMセルレイアウト |
○梅木洋平・吉本秀輔・天下卓郎・川口 博（神戸大）・吉本雅彦（神戸大/JST） |
| |
15:15-15:25 |
休憩 （ 10分 ） |
12月16日(金) 午後 招待/一般講演 (講堂)
15:25 - 16:40 |
| (37) |
15:25-16:15 |
［招待講演］VLSIチップの電源ノイズ ～ シリコン基板から電磁環境まで ～ |
○永田 真（神戸大） |
| (38) |
16:15-16:40 |
EF方式Sub-ADCを用いた変調ドメイン処理アナデジ融合回路の検討 |
○山本健介・小池直希・吉田 毅（広島大） |
:o
7
be
ba