Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
VLD2015-111
Verilog-HDLによる大規模ハードウェア設計の検証支援ツールの開発
○森光勇太・横川智教（岡山県立大）・近藤真史・宮崎 仁（川崎医療福祉大）・佐藤洋一郎・有本和民（岡山県立大）・吉田則裕（名大）
pp. 1 - 6
VLD2015-112
等価変換に基づくテストプログラム生成によるCコンパイラのランダムテスト
○中村和博・石浦菜岐佐（関西学院大）
pp. 7 - 12
VLD2015-113
DTTR方式によるマルチコアシステム向けのタスクの最大並列度を基にしたタスク割り当て手法
○齋藤 寛（会津大）・今井 雅（弘前大）・米田友洋（NII）
pp. 13 - 18
VLD2015-114
Erlangによる組込みシステムの制御記述からの高位合成
○竹林 陽・石浦菜岐佐・東 香実（関西学院大）・吉田信明・神原弘之（京都高度技研）
pp. 19 - 24
VLD2015-115
マルチパラダイム型高水準ハードウェア設計環境の検討
○高前田伸也（奈良先端大）
pp. 25 - 30
VLD2015-116
コンポーネント間近接制約を考慮した整数線形計画法による耐ソフトエラーデータパス合成
○呉 政訓・金子峰雄（北陸先端大）
pp. 31 - 36
VLD2015-117
A Note on the Optimization for Multi-Domain Latch-Based High-Level Synthesis
○Keisuke Inoue（KTC）・Mineo Kaneko（JAIST）
pp. 37 - 42
VLD2015-118
不一致検出とハッシュ探索に基づくパケット検索エンジンLSI
○川村嘉郁・今村幸祐（金沢大）・三浦直樹・浦野正美・重松智志（NTT）・松村哲哉（日大）・松田吉雄（金沢大）
pp. 43 - 48
VLD2015-119
高速ネットワークにおける侵入検知に対するスクリーニング回路とFPGA実装
○高口裕貴・若林真一・永山 忍・稲木雅人（広島市大）
pp. 49 - 54
VLD2015-120
制御回路を考慮したローテータベースマルチプレクサネットワークによるフィールドデータ抽出器の評価
○伊東光希・川村一志（早大）・田宮 豊（富士通研）・柳澤政生・戸川 望（早大）
pp. 55 - 60
VLD2015-121
軽量暗号Simeck，Simonに対する電磁波解析攻撃
○野崎佑典・吉川雅弥（名城大）
pp. 61 - 66
VLD2015-122
検算対策回路に対する電力解析攻撃
○池崎良哉・吉川雅弥（名城大）
pp. 67 - 72
VLD2015-123
タイミングエラー耐性を持つAES暗号回路の設計
○吉田慎之介・史 又華・柳澤政生・戸川 望（早大）
pp. 73 - 78
VLD2015-124
悪意ある機能を無効化する内部ハードウェアトロイ認証
○大屋 優・史 又華・柳澤政生・戸川 望（早大）
pp. 79 - 84
VLD2015-125
［招待講演］More than Moore時代の組込みシステムのためのVLSI技術 ～ 高度医療への応用に焦点を当てて ～
○今井正治・武内良典（阪大）
p. 85
VLD2015-126
高位合成デザインフローを用いたIPデザイン
○立岡真人・今西 健・仲石英典・豊山 武（ソシオネクスト）
pp. 87 - 92
VLD2015-127
フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のFPGA実装
○藤原晃一・川村一志・五十嵐啓太・柳澤政生・戸川 望（早大）
pp. 93 - 98
VLD2015-128
ジグザグパワーゲーティングの入力依存性におけるノイズ低減効果の検討
○金本忠大・宇佐美公良（芝浦工大）
pp. 99 - 103
VLD2015-129
薄膜BOX-SOIにおける動的マルチVth設計の基板電圧最適化手法
○鈴木花乃・宇佐美公良（芝浦工大）
pp. 105 - 110
VLD2015-130
薄膜BOX-SOIと基板バイアス制御を用いた低消費電力スタンダードセルメモリの検討
○吉田有佑・工藤 優・宇佐美公良（芝浦工大）
pp. 111 - 116
VLD2015-131
［記念講演］サブスレッショルド領域で動作するラッチ回路の動作安定性解析
○鎌苅竜也・塩見 準・石原 亨・小野寺秀俊（京大）
p. 117
VLD2015-132
FPGA実装を考慮したセレクタ論理型ボリュームレンダリング回路の設計評価
○五十嵐啓太・柳澤政生・戸川 望（早大）
pp. 119 - 124
VLD2015-133
最大カット問題の高速求解に向けた二次元イジングモデルのFPGA実装
○業天英範・廣本正之・佐藤高史（京大）
pp. 125 - 130
VLD2015-134
FPGAを用いたIoT農業用低消費電力インテリジェントカメラに関して
○黒瀬貴久・中原啓貴・森本哲夫（愛媛大）
pp. 131 - 136
VLD2015-135
Self-Aligned Quadruple Patterningのための3色グリッド上の異色ネットを考慮した配線手法
○本江俊幸・高橋篤司（東工大）
pp. 137 - 142
VLD2015-136
Histogram of Oriented Light Propagationを用いたリソグラフィホットスポットの検出
○富岡洋一（会津大）・松縄哲明（東芝）
pp. 143 - 148
VLD2015-137
Altera FPGAのための一般同期方式における部分変更機能による高速化手法
○増子 駿・大場琢也・小平行秀（会津大）
pp. 149 - 154
VLD2015-138
混合正規分布の成分削減問題に対する一手法1 ～ 成分分割手法 ～
○横山直哉・築山修治（中大）・福井正博（立命館大）
pp. 155 - 160
VLD2015-139
混合正規分布の成分削減問題に対する一手法2 ～ 感度計算手法 ～
○東 大貴・築山修治（中大）・福井正博（立命館大）・神戸尚志（近畿大）
pp. 161 - 166
VLD2015-140
動的タイミングエラー検出を用いた可変レイテンシ化による一般同期式回路の高性能化
○中塚裕志・高橋篤司（東工大）
pp. 167 - 172
VLD2015-141
製造後スキュー調整による動作速度最大化のためのデータパス資源割り当て
○勝又一穂・金子峰雄（北陸先端大）
pp. 173 - 178
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．