Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380
[TOP] | [2012] | [2013] | [2014] | [2015] | [2016] | [2017] | [2018] | [Japanese] / [English]
DC2015-34
Scan Segmentation Approach to Magnify Detection Sensitivity for Tiny Hardware Trojan
○Fakir Sharif Hossain・Tomokazu Yoneda・Michiko Inoue（NAIST）
pp. 1 - 6
DC2015-35
ゲートレベルパイプライン型自己同期回路を用いた楕円曲線デジタル署名アルゴリズムの実装について
○田村雅人・池田 誠（東大）
pp. 7 - 12
DC2015-36
メモリの隣接パタン依存故障テストに対するバックグラウンド列の生成
○上岡真也・米田友和・大和勇太・井上美智子（奈良先端大）
pp. 19 - 24
DC2015-37
遅延故障検査容易化回路を用いる同時検査対象経路選択条件の検討
○森 亮介・四柳浩之・橋爪正樹（徳島大）
pp. 25 - 30
DC2015-38
隣接線の信号遷移による遅延変動を用いる半断線故障の判別法について
○伊勢幸太郎・四柳浩之・橋爪正樹（徳島大）・樋上喜信・高橋 寛（愛媛大）
pp. 31 - 36
DC2015-39
モンテカルロ法に基づくタイミング歩留り解析の高速化
○粟野皓光・佐藤高史（京大）
pp. 37 - 42
DC2015-40
［フェロー記念講演］VLSIテスト技術によるシステムディペンダビリティ向上への期待
○梶原誠司（九工大）
pp. 43 - 44
DC2015-41
到達不可能な解空間における効果的なSimulated Annealing法探索に関する研究
○中野太維・藤吉邦洋（東京農工大）
pp. 45 - 50
DC2015-42
モンテカルロ木探索のCAD問題への応用について
○松永裕介（九大）
pp. 51 - 55
DC2015-43
A Study on DVFS for Heterogeneous Task Set
○Mineo Kaneko（JAIST）
pp. 63 - 68
DC2015-44
［招待講演］国際会議採択に向けて ～ 留学・プログラム委員の経験から ～
○原 祐子（東工大）
p. 69
DC2015-45
［招待講演］台北だより
○高島康裕（北九州市大）
p. 71
DC2015-46
［招待講演］EDA研究最前線 ～ テキサス大学留学経験より ～
○松縄哲明（東芝）
p. 73
DC2015-47
CMOS回路の1次元レイアウト面積最小化問題に対する高速化のためのSATへの定式化
○増子 駿・小平行秀（会津大）
pp. 81 - 86
DC2015-48
可変成形型電子ビーム露光装置のためのレイアウトのL型分割手法
○星 克也・藤吉邦洋（東京農工大）
pp. 87 - 92
DC2015-49
Self-Aligned Quadruple Patterningのための3次配線アルゴリズムを用いた効率的な配線生成手法
○井原岳志・高橋篤司（東工大）
pp. 93 - 98
DC2015-50
配線遅延とクロックスキューを利用したフロアプラン指向FPGA高位合成手法
○藤原晃一・川村一志・柳澤政生・戸川 望（早大）
pp. 99 - 104
DC2015-51
FPGAによるロボットヘッドのリアルタイム位置姿勢計測の実装
○松本雅裕・下ノ村和弘（立命館大）
pp. 117 - 121
DC2015-52
15nmプロセスにおける低電力な耐ソフトエラーラッチの設計
○田島咲季・史 又華・戸川 望・柳澤政生（早大）
pp. 123 - 127
DC2015-53
細粒度パワーゲーティングにおける仮想グランド線自動検知によるスリープ制御手法の評価
○工藤 優・宇佐美公良（芝浦工大）
pp. 129 - 134
DC2015-54
SVMを利用したネットリストの特徴に基づくハードウェアトロイ識別
○長谷川健人・大屋 優・柳澤政生・戸川 望（早大）
pp. 135 - 140
DC2015-55
ゲートレベルネットリストの脆弱性を表現する指標
○大屋 優・史 又華（早大）・山下哲孝・岡村利彦・角尾幸保（NEC）・柳澤政生・戸川 望（早大）
pp. 141 - 146
DC2015-56
ハンドシェイク遅延を考慮した4相2線式非同期システムの高位合成におけるスケジューリングアルゴリズム
○猪谷孝太・岩垣 剛・市原英行・井上智生（広島市大）
pp. 147 - 152
DC2015-57
高位合成における分散制御のデータフローグラフ境界を越えた拡張
○清水美帆・石浦菜岐佐（関西学院大）
pp. 153 - 158
DC2015-58
コンポーネント間近接制約を考慮した耐ソフトエラーデータパス合成
○呉 政訓・金子峰雄（北陸先端大）
pp. 159 - 164
DC2015-59
FPGAのオンチップ遅延測定における温度影響補正の検討
○喜納 猛・三宅庸資・佐藤康夫・梶原誠司（九工大）
pp. 165 - 170
DC2015-60
LSI基板パッケージの3次元伝熱シミュレータの構築と評価
○渡邊聖剛・大村 崇・北川友貴・林 磊・孟 林・福井正博（立命館大）
pp. 171 - 176
DC2015-61
アナログバウンダリスキャンを用いた三次元積層後のTSV抵抗の精密計測法の実装について
○王 森レイ・香川敬祐（愛媛大）・亀山修一（富士通）・樋上喜信・高橋 寛（愛媛大）
pp. 177 - 182
DC2015-62
タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価
○川村一志・柳澤政生・戸川 望（早大）
pp. 183 - 188
DC2015-63
QDIモデルに基づく非同期式VLSIの低電圧特性の評価
○田近龍平・黒川 敦・今井 雅（弘前大）
pp. 189 - 194
DC2015-64
非同期式回路を用いたピーク電流抑制型バンドパスフィルタの実装と評価
○石川達也・黒川 敦・今井 雅（弘前大）
pp. 195 - 200
DC2015-65
静的テスト圧縮のための多重目標故障テスト生成を用いたMバイNアルゴリズム
○原 侑也・山崎紘史・細川利典（日大）・吉村正義（京都産大）
pp. 207 - 212
DC2015-66
遅延故障BIST向けLFSR/MISRシード生成
○嶋津大地・大竹哲史（大分大）
pp. 213 - 218
DC2015-67
FPGAテストのための耐ソフトエラーBIST
○上田大樹・嶋津大地・大竹哲史（大分大）
pp. 219 - 224
DC2015-68
テスト容易でオンライン誤り検出可能な桁上げ選択加算器
○鬼頭信貴（中京大）
pp. 225 - 230
DC2015-69
ARMアーキテクチャ向け命令サイクルの高速・高精度見積もり
○佐藤 剛・安藤友樹・高田広章・本田晋也・松原 豊（名大）
pp. 231 - 236
DC2015-70
キャッシュヒット率の向上のための基本ブロックのアドレスオフセットの探索
○後藤潤哉・石浦菜岐佐（関西学院大）
pp. 237 - 241
DC2015-71
CCNルータのためのハッシュテーブルと平衡木の併用によるメモリアクセスを削減したFIBの構築
○島﨑健太（早大）・青木 孝・羽田野孝裕・大塚卓哉・宮崎昭彦（NTT）・津田俊隆・朴 容震・戸川 望（早大）
pp. 243 - 248
DC2015-72
回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法
○多和田雅師・木村晋二・柳澤政生・戸川 望（早大）
pp. 249 - 253
注： 本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります．