集積回路（IC）の効率的な実装方式として、タテやヨコに余すことなくチップを並べる実装技術が注目されています。本企画セッションでは、3次元集積回路、マルチダイ、チップレットのようなタテやヨコにICを実装する技術について、一線にてご活躍されている研究開発者の方々よりご講演いただきます。