日時  3月8日(木) 10:00 - 16:55
場所  機械振興会館・地下3階2号室

議題  --- MOSデバイス技術、SOI基板/デバイス技術 ---

1. 10:05 -10:30
「サブ100nm向けエレベートソース・ドレイン構造の設計指針」
○外園明・大内和也・宮野清孝・水島一郎・綱島祥隆・豊島義明(東芝・セミコ
ンダクター社)

2. 10:30 - 10:55
「スプリットゲート型フラッシュメモリのカップリング係数測定における浮遊
ゲート・制御ゲート間酸化膜の影響」
○藤原英明・廣島崇・有本護・海田孝行・本間運也・周藤祥司・黒岡和巳・平瀬
征基・豆野和延(三洋電機・マイクロエレクトロニクス研)

3. 10:55 - 11:20
「ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜」
○東郷光洋・渡部宏治・山本豊二・五十嵐信行・辰巳徹・小野春彦・最上徹(NEC・
シリコンシステム研)

4. 11:20 - 11:45
「極狭チャネル MOSFET における量子力学的狭チャネル効果」
○間島秀明・平本俊郎(東大・生産研)

5. 13:00 - 13:45 [招待講演]
「ひずみSOI MOSFETの素子構造と電気的特性」
○高木　信一・杉山直治・水野智久・手塚勉・畠山哲夫*・黒部篤(東芝・LSI
基盤技術ラボ・*個別半導体基盤技術ラボ)

6. 13:45 - 14:10
「素子微細化が真性半導体ボディSOI-MOSFETのION向上効果に与える影響」
○黄俐昭・武村久・竹内潔・最上徹(NEC・シリコンシステム研)

7. 14:10 - 14:35
「完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制
構造」
○沼田敏典・野口充宏*・大脇幸人*・高木信一(東芝・LSI基板技術ラボ、*セ
ミコンダクター社)

8. 14:35 - 15:00
「Niシリサイド・ショットキー・ソース/ドレインSOI-MOSFETの特性」
○中川 豪・鹿野隆頼・浅野種正(九工大・マイクロ化センタ)

9. 15:15 - 15:40
「ソース/ドレインの全層シリサイド化によるFD-SOI MOSFETの高性能化」
○一森 高示・平下 紀夫(沖・超LSI研究センタ)

10. 15:40 - 16:05
「貼り合わせSOI基板に作製したC帯SOIパワーMOSFET」
○松本聡・平岡靖史・酒井達郎(NTT・通信エネルギー研)

11. 16:05 - 16:30
「BOX貫通コンタクトによる高耐圧SOI ICの基板電位固定」
○小林研也・伊藤将之・高杉一成・戸枝雅寛(NEC)

12. 16:30 - 16:55
「SOI-MOSFET/ダイオード複合デバイスにおける光検出特性のゲート電位依存
性」
○瓜生優子・浅野種正(九工大・マイクロ化センタ)

=======================================================