

# CMOS インバータを使用した低電源電圧積分器の設計

新田頼豪<sup>†</sup> 水島大輔<sup>†</sup> 津田紀生<sup>†</sup> 五島敬史郎<sup>†</sup>

<sup>†</sup> 愛知工業大学 <sup>††</sup> 電気電子工学専攻

## 1. はじめに

近年、IoT や自動運転技術などの台頭により、センサからのアナログ信号をマイコンで扱う事の出来るデジタル信号に変換する A/D 変換回路の高性能化かつ低消費電力化が必要とされている。そのため本研究では低消費電力にて動作する A/D 変換器の作製を目標とする。研究で用いる  $\Delta \Sigma$  A/D 変換器では、回路の前段にある積分回路の消費電流が最も大きい。そのため低消費電力動作には積分回路の電源電圧を下げる必要がある。また、低電圧での動作にはアナログ回路の欠点であるプロセスに起因する製造ばらつきが無視できない問題となる。本研究では、低電圧で動作可能な積分回路の設計と実機での動作検証を行った。

## 2. $\Delta \Sigma$ A/D 変換回路

$\Delta \Sigma$  A/D 変換回路は、 $\Delta \Sigma$  変調を利用してアナログ信号をデジタル信号に変換する AD コンバータのことである。この  $\Delta \Sigma$  A/D 変換回路のブロック図を図 1 に示す。




図 1  $\Delta \Sigma$  A/D 変換回路のブロック図

この回路の前段にある積分回路には通常 OP アンプが使用される。OP アンプはアナログ回路でトランジスタが何段にも縦積みされた回路であり、トランジスタの閾値を考慮すると低電圧での動作は不可能である。しかし OP アンプをデジタル回路である CMOS インバータに置き換えることによって低電圧で動作可能な積分回路を実現することができる。

## 3. 回路設計

本研究では低電力化のため、CMOS インバータを使用した積分器の設計を行った。一般的な積分回路は入力が抵抗のため常時電流が流れる。しかし、図 2 に示す入力抵抗をスイッチトキャパシタ(SC)に置き換えた積分器はコンデンサを充電するときのみ電流が流れ、常時電流が流れているわけではない。これによって省電力化が期待できる。そして、図 2 のスイッチトキャパシタを用いた積分器には OP アンプが使用されている。OP アンプはアナログ回路であり、トランジスタを何段にも積み重ねて作られている素子であるため、低電圧化は難しく消費電力は大きい。そこで、図 3 のように OP アンプを CMOS インバータに置き換えた積分器を提案する。図 3

の積分器は OP アンプではなく CMOS インバータであるため入力端子は 1 つしかない。CMOS インバータとは本来デジタル回路であり、0 か 1 かの信号を入力し入力した信号の逆の信号を出力する素子である。CMOS インバータをアナログ回路として使用する場合はデジタル回路の論理閾値が重要となってくる。CMOS インバータはこの論理閾値より入力信号が大きい場合は CMOS インバータの負電源の電圧を出力し、論理閾値より入力信号が小さかった場合は正電源の電圧を出力する。このことから CMOS インバータの論理閾値は OP アンプの非反転入力につながれた GND と等価の意味を持ち、論理閾値を基準に入力信号の正負を判断し動作する。しかし、論理閾値は GND の電源電圧の半分強の値であるためこの論理閾値というバイアス電圧を吸収する回路を付加しなければ図 2 の積分器と同等の積分動作はしない。そこでバイアス電圧を吸収するコンデンサ C2 を付加し図 2 の積分回路と同等の積分動作をする回路とした。また、この論理閾値は製造された個体や温度によって変動し一意に決定しない値であるため、頻繁に論理閾値を吸収するコンデンサ C2 に記憶する必要がある。この論理閾値は出力と入力を短絡することによって得られることから、入力信号をサンプリングしている間に論理閾値を吸収するコンデンサ C2 に論理閾値を記憶する回路を追加し精度の向上を行った。図 4 に示す図は CMOS インバータを用いた積分回路のレイアウト設計であり、発表では製造された CMOS インバータを用いた積分回路の動作の検証結果について報告する。




図 2 SC を用いた積分器 図 3 インバータを用いた積分器




図 4 レイアウト設計

## 参考文献

- [1] Y. Chae “Low voltage, low power, inverter-based switched capacitor delta-sigma modulator” pp458-472, 2009
- [2] Y. Chae “Sub- $\mu$ W Switched-Capacitor Circuits Using a Class-C Inverter” pp224-231, 2005