| 講演名 | 2015-03-02 パケットスイッチとパススイッチを組み合わせた低消費電力なネットワークオンチップ構成の提案と評価 池田 崇栄, 大下 裕一, 村田 正幸, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 回路集積技術の進展により、多くのコアを収容した、メニーコアチップの検討も進められている。従来、チップ内のコア間は、バスで接続されていたが、チップ内のコア数が増えると、バスがボトルネックとなり、コア間の通信を収容しきれない。そこで、パケットスイッチを用いたネットワークをチップ内に配置したネットワークはネットワークオンチップの検討が進められている。しかし、ネットワークオンチップでは、各パケットスイッチが中継するトラヒックが多くなると、多くの電力を消費するため、パケットスイッチのみではなく、有線パススイッチや無線アンテナを配置し、遠く離れたパケットスイッチ同士を直接結ぶパスを構築することが可能なネットワークオンチップの検討が進められている。しかしながら、従来はパスの設定はアプリケーション開始時に行うことが想定されており、アプリケーション開始時に想定できない通信の収容には対応していなかった。そこで本稿では、ネットワークオンチップ内の各地点で観測された通信状況に応じて、適切なパスを設定可能なアーキテクチャを提案する。提案するアーキテクチャでは、パスネットワークの利用資源を管理する資源管理コントローラと、各パケットスイッチにおいて経由するトラヒックを観測し、資源管理コントローラに当該パケットスイッチが出発点となるパスの構築要求を出す分散コントローラを配置する。そして、分散コントローラと資源管理コントローラの連携により、各時刻のトラヒック状況に合わせたパスの構築を行う。本稿では、提案したアーキテクチャを用い、無線アンテナを用いてパスの構築を可能とするネットワークオンチップと、有線パススイッチを用いたネヅトワークオンチップの比較を行い、それぞれが有効な領域を明らかにする。 |
| 抄録(英) | In a many-core chip, the bus cannot provide sufficient capacity for the communication between cores. Thus, the network-on chip, where a network constructed of packet switches are deployed on the chip, has been discussed. However, a large energy is consumed if each packet switch relays a large number of packets. To reduce the energy consumption, the network-on-chip with path switches has been proposed. In these architectures, paths are constructed by setting wired path switches or setting wireless communication channels. These architecture assumes that the paths are established before starting an application. However, the traffic between cores is difficult to predict before starting an application. In this paper, we propose an architecture that enables the dynamic control of paths based on the monitored traffic. In this architecture, we deploy a resource manager, which manages the resources of path network, and distributed controllers, which monitor the rate of passing the corresponding packet switches and request the establishment of paths from the packet switches. In this paper, we compare the network-on-chip with wireless communication and the network-on-chip with wired path switches by using our architecture. |
| キーワード(和) | ネットワークオンチップ / 消費電力 / 3次元オンチップ型ネットワーク / ワイヤレスパス / ワイヤードパス |
| キーワード(英) | NoC / energy consumption / 3D on-chip network / wireless / routing |
| 資料番号 | IN2014-128 |
| 発行日 |
| 研究会情報 | |
| 研究会 | IN |
|---|---|
| 開催期間 | 2015/2/23(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Information Networks (IN) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | パケットスイッチとパススイッチを組み合わせた低消費電力なネットワークオンチップ構成の提案と評価 |
| サブタイトル（和） | |
| タイトル（英） | Proposal and evaluation of energy-efficient Network-on-Chip architecture with integrated packet and path switches |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ネットワークオンチップ / NoC |
| キーワード(2)（和/英） | 消費電力 / energy consumption |
| キーワード(3)（和/英） | 3次元オンチップ型ネットワーク / 3D on-chip network |
| キーワード(4)（和/英） | ワイヤレスパス / wireless |
| キーワード(5)（和/英） | ワイヤードパス / routing |
| 第 1 著者 氏名（和/英） | 池田 崇栄 / Takahide IKEDA |
| 第 1 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 2 著者 氏名（和/英） | 大下 裕一 / Yuichi OHSITA |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 第 3 著者 氏名（和/英） | 村田 正幸 / Masayuki MURATA |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Graduate School of Information Science and Technology, Osaka University |
| 発表年月日 | 2015-03-02 |
| 資料番号 | IN2014-128 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 478 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |