| 講演名 | 2015-02-13 スキャンベース攻撃を考慮した暗号LSIのテスト手法(セキュリティとテスト,VLSI設計とテスト及び一般) 吉村 正義, 西間木 淳, 細川 利典, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 製造テストを容易化するためにLSIにスキャン設計が広く適用されている.このスキャン設計を悪用して,暗号LSI上で扱われる秘密情報を特定するスキャンベース攻撃の危険性が指摘されている.そこで本論文では暗号LSIのコントローラの状態レジスタのみに可観測性を付加するテスト容易化設計手法と可観測な状態機械に対するテストパタン生成手法および機能的時間展開モデルを用いたテスト生成手法を組み合わせた暗号LSI向けのテスト手法を提案する.本テスト手法は,暗号LSIの回路構造や防御手法が漏洩しても,秘密情報が保護されるセキュリティをもつ.また実験において,本手法をDESアルゴリズムを実装した回路に適用し,十分高いテスタビリティを有することを示す. |
| 抄録(英) | Recently, encryption LSIs are embedded in a variety of digital products for security and copyright protection. Most LSI including encryption LSI has scan chains for a manufacturing test. However, there is a risk that the secret information is leaked through scan chains by scan-based attacks. In this paper, we propose a test method which consists of a Design-for-Testability(DFT) method and a test pattern generation method. The DFT method adds observability to all state resisters in controller parts in encryption LSIs. The test pattern generation method consists of two parts. One part is a test pattern generation method for state-observable FSMs for controller parts of encryption LSIs. The other one is a test pattern generation method using functional time expansion model for datapath parts of encryption LSIs. If attackers leak the circuit structure implemented DES and the proposed countermeasure against scan-based attack, attackers cannot obtain the secret information by scan-based attack. We evaluate the testabiltiy of the proposed method on encryption LSI implemented DES. The proposed test method can achieve from 99.10% to 100 % of high test coverage with preventing scan based attack. |
| キーワード(和) | スキャン設計 / スキャンベース攻撃 / 暗号LSI / 状態可観測な有限状態機械 / 機能的時間展開モデル |
| キーワード(英) | Scan Design / Scan-based Attack / Encryption LSI / State-Observable FSM / Functional Time Expansion Model |
| 資料番号 | DC2014-82 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2015/2/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | スキャンベース攻撃を考慮した暗号LSIのテスト手法(セキュリティとテスト,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Test Method for Encryption LSI against Scan-based Attacks |
| サブタイトル（和） | |
| キーワード(1)（和/英） | スキャン設計 / Scan Design |
| キーワード(2)（和/英） | スキャンベース攻撃 / Scan-based Attack |
| キーワード(3)（和/英） | 暗号LSI / Encryption LSI |
| キーワード(4)（和/英） | 状態可観測な有限状態機械 / State-Observable FSM |
| キーワード(5)（和/英） | 機能的時間展開モデル / Functional Time Expansion Model |
| 第 1 著者 氏名（和/英） | 吉村 正義 / MasayoshiG YOSHIMUA |
| 第 1 著者 所属（和/英） | 京都産業大学コンピュータ理工学部 Faculty of Computer Science and Engineering, Kyoto Sangyo University |
| 第 2 著者 氏名（和/英） | 西間木 淳 / Jun NISHIMAKI |
| 第 2 著者 所属（和/英） | 日本大学大学院生産工学研究科 Graduate School of Industrial Technology, Nihon University |
| 第 3 著者 氏名（和/英） | 細川 利典 / Toshinori HOSOKAWA |
| 第 3 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 発表年月日 | 2015-02-13 |
| 資料番号 | DC2014-82 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 446 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |