| 講演名 | 2015-02-13 近似論理に基づく高信頼設計手法の評価に関する一考察(高信頼化設計,VLSI設計とテスト及び一般) 齋藤 晴樹, 新井 雅之, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 半導体製造技術の微細化・高集積化に伴い,製造欠陥や劣化に起因する固定故障やソフトエラーに対するオンライン誤り検出・マスク技術が重要となってきている.近似論理回路に基づく高信頼設計手法は,対象回路の論理関数のうち一部のみを複製し,一部の誤りの検出またはマスクを行う.本稿では,2通りの近似論理構成法について検討する.タイプ割り当てに基づく構成法では,各ゲートに対して,論理値0または1の伝播のしやすさに基づいて4通りのタイプのうちいずれかを割り当て,特定のタイプに属する出力を選択して近似論理回路を構成する.共通項に基づく構成法では,論理関数の各項が外部出力のうちいくつで共有されるかを計算し,重複数に基づいて項を選択して近似論理回路を構成する.ベンチマーク回路および4ビット加減算回路に対して提案手法を適用し,ハードウェアオーバヘッドおよび故障マスク率の観点から評価を行う.また,論理ゲート毎に独立に一定確率で故障が発生するモデルを仮定し,固定故障およびソフトエラーに対する信頼度について評価を行う. |
| 抄録(英) | Shrinking feature size and higher integration on semiconductor device manufacturing technology have shown importance of online error detection and masking to tolerate hard faults cause by manufacturing defects or ageing and soft errors. In a dependable design technique based on approximate logic circuit, a part of logic function of the target circuit is duplicated, and then a part of faults that occur can be detected or be masked. In this study we discuss two constructing scheme of approximate logic. In the first scheme based on type assignment, every logic gates is first assigned to one of four types, according to ease of propagation of logic values 0 and 1. Then the approximate logic is constructed by selecting the outputs belonging to the specific type. In the second scheme based on common term, the number of overlapping outputs is calculated for every term in the logic function, and the terms with higher overlapping ratios are selected for constructing the approximate logic. We apply the proposed constructing schemes to several benchmark circuits and 4-bit adder-subtractor, and evaluate their effectiveness in terms of hardware overhead and fault masking rate. Assuming independent and constant fault model on every gate, we also evaluate reliability for hard fault and soft error. |
| キーワード(和) | 近似論理回路 / オンライン誤り検出 / オンライン誤りマスク / 故障マスク率 / ソフトエラー |
| キーワード(英) | approximate logic circuit / online error detection / online error masking / fault masking rate / soft error |
| 資料番号 | DC2014-80 |
| 発行日 |
| 研究会情報 | |
| 研究会 | DC |
|---|---|
| 開催期間 | 2015/2/6(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Dependable Computing (DC) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 近似論理に基づく高信頼設計手法の評価に関する一考察(高信頼化設計,VLSI設計とテスト及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Note on Evaluation of Dependable Design Based on Approximate Logic |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 近似論理回路 / approximate logic circuit |
| キーワード(2)（和/英） | オンライン誤り検出 / online error detection |
| キーワード(3)（和/英） | オンライン誤りマスク / online error masking |
| キーワード(4)（和/英） | 故障マスク率 / fault masking rate |
| キーワード(5)（和/英） | ソフトエラー / soft error |
| 第 1 著者 氏名（和/英） | 齋藤 晴樹 / Haruki Saito |
| 第 1 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 第 2 著者 氏名（和/英） | 新井 雅之 / Masayuki Arai |
| 第 2 著者 所属（和/英） | 日本大学生産工学部 College of Industrial Technology, Nihon University |
| 発表年月日 | 2015-02-13 |
| 資料番号 | DC2014-80 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 446 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |