| 講演名 | 2015-01-16 フィードバックループの外部に可変分周器を接続した低位相雑音PLLシンセサイザ(化合物半導体デバイス及び超高周波デバイス/一般) 水谷 浩之, 樋口 和英, 田島 賢一, 檜枝 護重, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 基準発振器、電圧制御発振器、可変分周器、位相周波数比較器、およびループフィルタから構成される基本的なPLLシンセサイザは、出力周波数の切り替えに用いる可変分周器がフィードバックループ上に接続されているため、位相周波数比較器の有する雑音が可変分周器の分周数に応じて上昇(劣化)し、PLLシンセサイザの出力信号に位相雑音として現れる。この位相周波数比較器に起因する雑音の上昇を抑制しPLLシンセサイザの位相雑音を改善するため、筆者らはVCOから出力される信号の一部をミクサにより位相比較周波数までダウンコンバートし、さらにミクサのLO端子に接続された可変分周器により周波数を切り替える構成を提案する。本稿では、提案構成の基本的な構成に対する位相雑音の改善量を解析し、評価によりその有効性を確認したので報告する。評価の結果、5.5GHz出力において提案構成のループ帯域内の位相雑音として-114.0dBc/Hzが得られ、基本的な構成よりも9.8 dBの改善を確認できた。 |
| 抄録(英) | A basic PLL synthesizer consists of a reference signal source, a VCO, a variable frequency divider, a phase frequency detector, a loop filter. Therefore, the noise of the phase frequency detector increases with the division ratio of the variable frequency divider, and appears as the phase noise at the output of the PLL synthesizer. We propose a new architecture that the VCO output is down-converted to the phase detector frequency by a mixer, and the PLL output frequency can be changed by the variable frequency divider connected to the LO port of the mixer which is the out of the feedback loop. In this paper, we demonstrate the improvement of the phase noise of the proposed architecture compared with the conventional one by analytical and experimental approaches. As a result, we achieve the in-band phase noise of -114.0dBc/Hz at 5.5 GHz output, and 9.8 dB improvement compared with the conventional one. |
| キーワード(和) | 可変分周器 / PLL / 位相同期ループ / 周波数シンセサイザ / 低位相雑音 |
| キーワード(英) | Variable Frequency Divider / PLL / Phase Locked Loop / Frequency Synthesizer / Low Phase Noise |
| 資料番号 | ED2014-133,MW2014-197 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MW |
|---|---|
| 開催期間 | 2015/1/8(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Microwaves (MW) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | フィードバックループの外部に可変分周器を接続した低位相雑音PLLシンセサイザ(化合物半導体デバイス及び超高周波デバイス/一般) |
| サブタイトル（和） | |
| タイトル（英） | A Low Phase Noise PLL Synthesizer with a Frequency Divider outside the Feedback Loop |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 可変分周器 / Variable Frequency Divider |
| キーワード(2)（和/英） | PLL / PLL |
| キーワード(3)（和/英） | 位相同期ループ / Phase Locked Loop |
| キーワード(4)（和/英） | 周波数シンセサイザ / Frequency Synthesizer |
| キーワード(5)（和/英） | 低位相雑音 / Low Phase Noise |
| 第 1 著者 氏名（和/英） | 水谷 浩之 / Hiroyuki MIZUTANI |
| 第 1 著者 所属（和/英） | 三菱電機株式会社情報技術総合研究所 Mitsubishi Electric Corporation |
| 第 2 著者 氏名（和/英） | 樋口 和英 / Kazuhide HIGUCHI |
| 第 2 著者 所属（和/英） | 三菱電機株式会社情報技術総合研究所 Mitsubishi Electric Corporation |
| 第 3 著者 氏名（和/英） | 田島 賢一 / Kenichi TAJIMA |
| 第 3 著者 所属（和/英） | 三菱電機株式会社情報技術総合研究所 Mitsubishi Electric Corporation |
| 第 4 著者 氏名（和/英） | 檜枝 護重 / Morishige HIEDA |
| 第 4 著者 所属（和/英） | 三菱電機株式会社情報技術総合研究所 Mitsubishi Electric Corporation |
| 発表年月日 | 2015-01-16 |
| 資料番号 | ED2014-133,MW2014-197 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 392 |
| ページ範囲 | pp.- |
| ページ数 | 4 |
| 発行日 | |