講演名 | 2015-01-30 誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信手法の検討(リアルタイム処理,FPGA応用及び一般) 松村 正隆, 近藤 正章, 松谷 宏紀, 和田 康孝, 本多 弘樹, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 近年,半導体技術の進歩によりNetwork-on-Chip(NoC)の三次元化が可能となった.特に積層したチップ間をコイルによってワイヤレスに接続する誘導結合型三次元積層(ThruChip Interface:以下TCI)は,三次元積層技術の主流であるThrough-Silicon Via(TSV)と比較して低コストで高い柔軟性を持つために注目されている.また,TCIは通信経路上にチップの集積回路等があっても通信が可能なため,チップのどこにでも配置が可能という大きな特徴がある.本稿ではTCIの特徴を生かし,垂直方向の通信をルータのみに限らず,キャッシュ間でも行う通信手法を検討する.キャッシュ面積はルータに比して大きく,その分伝送用コイル数を多く敷設できるために高速な通信が可能となる.この手法を実装した三次元NoCをシミュレータにより評価し,性能について従来の三次元NoCと比較した.その結果,従来の三次元NoCに対して実行時間を平均5.6%短縮できることがわかった. |
抄録(英) | The inductive-coupling 3D chip stacking technique has several advantages over TSV-based 3D stacking. For example, its manufacturing cost is less expensive than TSV-based stacking. Moreover, inductive coupling coils can be placed on top of logic gates. Making good use of this feature, we investigate a cache to cache communication mechanism to improve manycore processor performance. We evaluate the proposed mechanism with a manycore simulator and results reveal that it improves performance by 5.6% on average compared to a conventional router-based 3D stacked manycore processor. |
キーワード(和) | 3次元積層 / ネットワークオンチップ / マルチコアシステム / TCI |
キーワード(英) | 3-D Stacking / Network-on-Chip / Multi-core System / TCI |
資料番号 | VLD2014-152,CPSY2014-161,RECONF2014-85 |
発行日 |
研究会情報 | |
研究会 | CPSY |
---|---|
開催期間 | 2015/1/22(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Computer Systems (CPSY) |
---|---|
本文の言語 | JPN |
タイトル(和) | 誘導結合型三次元積層マルチコアプロセッサにおけるキャッシュ間通信手法の検討(リアルタイム処理,FPGA応用及び一般) |
サブタイトル(和) | |
タイトル(英) | A Cache to Cache Communication Strategy for Wireless 3D Multi-Core Processors |
サブタイトル(和) | |
キーワード(1)(和/英) | 3次元積層 / 3-D Stacking |
キーワード(2)(和/英) | ネットワークオンチップ / Network-on-Chip |
キーワード(3)(和/英) | マルチコアシステム / Multi-core System |
キーワード(4)(和/英) | TCI / TCI |
第 1 著者 氏名(和/英) | 松村 正隆 / Masataka MATSUMURA |
第 1 著者 所属(和/英) | 電気通信大学大学院情報システム学研究科 Department of Information System Fundamentals, The University of Electro-Communications |
第 2 著者 氏名(和/英) | 近藤 正章 / Masaaki KONDO |
第 2 著者 所属(和/英) | 東京大学大学院情報理工学系研究科 Graduate School of Information Science and Technology, The University of Tokyo |
第 3 著者 氏名(和/英) | 松谷 宏紀 / Hiroki MATSUTANI |
第 3 著者 所属(和/英) | 慶應義塾大学理工学部 Department of Information and Computer Science, Keio University |
第 4 著者 氏名(和/英) | 和田 康孝 / Yasutaka WADA |
第 4 著者 所属(和/英) | 早稲田大学基幹理工学研究科 School of Fundamental Science and Engineering, Waseda University |
第 5 著者 氏名(和/英) | 本多 弘樹 / Hiroki HONDA |
第 5 著者 所属(和/英) | 電気通信大学大学院情報システム学研究科 Department of Information System Fundamentals, The University of Electro-Communications |
発表年月日 | 2015-01-30 |
資料番号 | VLD2014-152,CPSY2014-161,RECONF2014-85 |
巻番号(vol) | vol.114 |
号番号(no) | 427 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |