講演名 2015/1/22
GP-GPUを用いた高速並列論理シミュレータ(論理シミュレータ,FPGA応用及び一般)
橋口 拓哉, 青野 寛之, 豊永 昌彦, 村岡 道明,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 本論文は,GPGPUを使った高速論理シミュレーションの高速化手法について述べる.本シミュレーション高速化手法の構成は,論理素子をGP-GPUスレッドを割り付ける並列論理シミュレーション法を基本アルゴリズムとし,GPU内部メモリァクセス高速法,条件分岐削減法およびSM演算時間平坦法である.商用論理シミュレータと本シミュレータのプロトタイプの比較実験の結果,7.5万ゲートの組合せ回路で29倍,および,8万ゲートの順序回路で5.7倍の高速性を示すことができた.
抄録(英) In this paper, a new high-speed logic simulator based on a parallel logic simulation methodology using GP-GPU is presented. It is based on a fan-out cone grouping method, and consists of three acceleration methods for simulating performance, a GPU internal memory access method, a branch reduction method and an SM execution time balancing method. The experimental comparison result shows that the proposed simulator executed 29 times faster than a high speed commercial simulator for a combinational circuit of 75,000 gates, and 5.7 times faster for a sequential circuit of 84,000 gates respectively.
キーワード(和)
キーワード(英)
資料番号 Vol.2015-SLDM-169 No.12
発行日

研究会情報
研究会 RECONF
開催期間 2015/1/22(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) GP-GPUを用いた高速並列論理シミュレータ(論理シミュレータ,FPGA応用及び一般)
サブタイトル(和)
タイトル(英) A High-Speed Parallel Logic Simulater Using GP-GPU
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 橋口 拓哉 / Takuya Hashiguchi
第 1 著者 所属(和/英) 高知大学大学院理学専攻情報科学分野
Graduate School of Science, Kochi University
第 2 著者 氏名(和/英) 青野 寛之 / Toyonaga Masahiko /
第 2 著者 所属(和/英) 高知大学理学部情報科学分野
/ Graduate School of Science, Kochi University
第 3 著者 氏名(和/英) 豊永 昌彦 / Michiaki Muraoka
第 3 著者 所属(和/英) 高知大学大学院理学専攻情報科学分野
Graduate School of Science, Kochi University
第 4 著者 氏名(和/英) 村岡 道明
第 4 著者 所属(和/英) 高知大学大学院理学専攻情報科学分野
発表年月日 2015/1/22
資料番号 Vol.2015-SLDM-169 No.12
巻番号(vol) vol.114
号番号(no) 428
ページ範囲 pp.-
ページ数 6
発行日