| 講演名 | 2015-01-29 レイヤ間接続を削減した3次元FPGAアーキテクチャの検討(再構成アーキテクチャ,FPGA応用及び一般) 趙 謙, 尼崎 太樹, 飯田 全広, 久我 守弘, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | More than Mooreを代表する技術として3次元積層技術が注目を集めている.特にFPGAの3次元化は配線短縮,小面積など多くのメリットが存在する.しかし,シリコンレイヤ間を接続するTSVやMicro Bumpなどの垂直配線は面積オーバーヘッドが大きいため,レイヤ間接続を削減した3次元FPGAアーキテクチャの検討が必要となる.本稿では,空間分散型と機能分散型の2方式を提案し評価を行う.この結果,層数を2に限定した場合ではface-down方式の機能分散型FPGAの性能が最も良いことがわかった.2層以上の積層においては,face-up方式の空間分散型アドバンテージが出ることがわかった. |
| 抄録(英) | The 3D IC technology is being researched to build better performance LSIs in a variety of applications when the process miniaturization approaches its physical limitation. This technology provides shorter logics distances and high speed wide I/Os by stacking IC layers vertically. However, because of the large performance overhead of inter-layer connections, the architecture design is challenging, especially for 3D FPGAs. In this paper, in order to balance the cost and performance, and to explore 3D FPGA architectures with realistic 3D IC processes, we propose and compare spatial distributed and function distributed 3D FPGAs. The results show that when considering a two layers 3D FPGA, a face-down stacked function distributed architecture performances better. On the other hand, face-up stacked spatial distributed architectures have more advantages when building 3D FPGAs with more than two layers. |
| キーワード(和) | 3次元FPGA / TSV |
| キーワード(英) | 3D-FPGA / TSV |
| 資料番号 | VLD2014-120,CPSY2014-129,RECONF2014-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2015/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | レイヤ間接続を削減した3次元FPGAアーキテクチャの検討(再構成アーキテクチャ,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Exploring 3D FPGA Architectures to Minimize the Number of Inter-layer Connections |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 3次元FPGA / 3D-FPGA |
| キーワード(2)（和/英） | TSV / TSV |
| 第 1 著者 氏名（和/英） | 趙 謙 / Qian ZHAO |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2015-01-29 |
| 資料番号 | VLD2014-120,CPSY2014-129,RECONF2014-53 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 428 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |