| 講演名 | 2015-01-29 FPGA NIC向けオンライン外れ値検出機構(データベース・NoC,FPGA応用及び一般) 林 愛美, 徳差 雄太, 松谷 宏紀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 情報通信技術やセンシング技術の進歩によって、世の中に流通するデータ量は増加の一途をたどっている。このような膨大な量のデータの中から期待されるパターンと一致しないアイテムのみを効率的に検出、抽出するために外れ値検出の高性能化が求められている。本論文では、10Gbit Ethernetインタフェースを有するFPGAネットワークインタフェースカード(FPGA NIC)上に外れ値検出機構を実現する。このFPGA NICのFPGA部にマハラノビス距離による外れ値検出機構をハードウェアとして実装し、正常値を含むセンサーデータパケットはFPGA NICでフィルタリング、異常値を含むセンサーデータパケットのみを受信する。本機構は5段パイプライン化され、共分散行列はソフトウェア層で計算し、定期的に与える。興味の無いデータをNICでフィルタリングすることで、ネットワークプロトコルスタックの処理負荷を軽減し、より多くのセンサーデータを扱えるようになる。NetFPGA-10Gボードを用いた実機評価の結果、毎秒14M個のサンプルを判別することができ、そのスループットは7.73Gbpsに達した。 |
| 抄録(英) | As the information communication technology and sensing technology advance, sensor data stream continuously grows in size, which demands a high throughput outlier detection that efficiently identifies data items which do not conform to an expected pattern from such big data. In this paper, a simple outlier detection mechanism is implemented on an FPGA network interface card (FPGA NIC) that equips four 10Gbit Ethernet interfaces. More specifically, an outlier detection hardware based on Mahalanobis distance is implemented on the FPGA NIC. Sensor data packets that contain only normal values are discarded by the FPGA NIC, while those contain anomaly values are received for the upper layers, such as applications. The outlier detection mechanism is pipelined with five stages, and a variance-covariance matrix is computed by software and provided to the FPGA NIC in a certain interval. As data sets without any interests are filtered by the FPGA NIC, workload of network protocol stack is reduced, and more sensor data can be processed. Evaluation results using NetFPGA-10G board show that the outlier detection mechanism can process 14M samples per a second, which achieves up to 7.73Gbps in throughput. |
| キーワード(和) | FPGA / 外れ値検出 / FPGA NIC / ストリームデータ |
| キーワード(英) | FPGA / Outlier detection / FPGA NIC / Stream data |
| 資料番号 | VLD2014-115,CPSY2014-124,RECONF2014-48 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2015/1/22(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGA NIC向けオンライン外れ値検出機構(データベース・NoC,FPGA応用及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An Online Outlier Detector for FPGA NICs |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | 外れ値検出 / Outlier detection |
| キーワード(3)（和/英） | FPGA NIC / FPGA NIC |
| キーワード(4)（和/英） | ストリームデータ / Stream data |
| 第 1 著者 氏名（和/英） | 林 愛美 / Ami HAYASHI |
| 第 1 著者 所属（和/英） | 慶應義塾大学理工学部 Faculty of Science and Technology, Keio University |
| 第 2 著者 氏名（和/英） | 徳差 雄太 / Yuta TOKUSASHI |
| 第 2 著者 所属（和/英） | 慶應義塾大学大学院理工学研究科 Graduate School of Science and Technology, Keio University |
| 第 3 著者 氏名（和/英） | 松谷 宏紀 / Hiroki MATSUTANI |
| 第 3 著者 所属（和/英） | 慶應義塾大学理工学部:科学技術新興機構さきがけ:国立情報学研究所 Faculty of Science and Technology, Keio University:PRESTO, Japan Science and Technology Agency:National Institute of Informatics |
| 発表年月日 | 2015-01-29 |
| 資料番号 | VLD2014-115,CPSY2014-124,RECONF2014-48 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 428 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |