講演名 2014-12-02
垂直磁化型STT-MRAMを用いたノーマリオフコンピューティング(学生・若手研究会)
野口 紘希, 池上 一隆, 下村 尚治, 棚本 哲史, 伊藤 順一, 藤田 忍,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) 低電流での書き込みが可能な垂直磁化型記憶素子Advanced perpendicular magnetic tunnel junction(ap-MTJ)を用いたSpin-transfer torque magnetic RAM (STT-MRAM)で構成されたラストレベルキャッシュ(LLC)を提案する。提案するLLCは、高速読み出し動作を実現するため、デュアルセルでの差動読み出しを行う。さらに、読み出し回路の信頼性を向上させるため、ap-MTJ素子のシングルフリップエラーを救済するデュアル・センシング・サルベイション方式のセンスアンプ回路を採用し、エラー訂正コード(ECC)を用いた誤り検出訂正回路と組み合わせることで、信頼性を向上する。シミュレーションにより、提案するSTT-MRAMベースのLLCは、SRAMベースのLLCに対し59.9%、eDRAMベースのLLCに対し36.7%の平均消費電力を削減できることを示した。
抄録(英) This paper presents an STT-MRAM circuit design for power and area reduction of cache memory in micro-processors. The proposed STT-MRAM has three circuit techniques: memory cell, current integral sensing scheme, and dual-sensing salvation. The dual cell structure and current-integral sensing scheme are adopted for high speed read operation, and utilizes the advanced perpendicular magnetic tunnel junction (MTJ) for high speed write to achieve more than 250 MHz operation, which is suitable for cache purpose. The dual-sensing salvation scheme enhances the reliability of STT-MRAM along with typical error-correcting code (ECC). The comparison of CPU performance per power with SRAM-based, embedded DRAM and prior STT-MRAM-based LLCs indicates that the presented LLC is the most suitable for large LLC.
キーワード(和) スピントルク / STT-MRAM / MTJ / 低消費電力 / ラストレベルキャッシュ
キーワード(英) Spin-transfer torque / STT-MRAM / MTJ / Low power / LLC
資料番号 ICD2014-102,CPSY2014-114
発行日

研究会情報
研究会 ICD
開催期間 2014/11/24(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Integrated Circuits and Devices (ICD)
本文の言語 JPN
タイトル(和) 垂直磁化型STT-MRAMを用いたノーマリオフコンピューティング(学生・若手研究会)
サブタイトル(和)
タイトル(英) Normally-Off Computing with Perpendicular STT-MRAM
サブタイトル(和)
キーワード(1)(和/英) スピントルク / Spin-transfer torque
キーワード(2)(和/英) STT-MRAM / STT-MRAM
キーワード(3)(和/英) MTJ / MTJ
キーワード(4)(和/英) 低消費電力 / Low power
キーワード(5)(和/英) ラストレベルキャッシュ / LLC
第 1 著者 氏名(和/英) 野口 紘希 / Hiroki NOGUCHI
第 1 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
第 2 著者 氏名(和/英) 池上 一隆 / Kazutaka IKEGAMI
第 2 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
第 3 著者 氏名(和/英) 下村 尚治 / Naoharu SHIMOMURA
第 3 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
第 4 著者 氏名(和/英) 棚本 哲史 / Tetsufumi TANAMOTO
第 4 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
第 5 著者 氏名(和/英) 伊藤 順一 / Junichi ITO
第 5 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
第 6 著者 氏名(和/英) 藤田 忍 / Shinobu FUJITA
第 6 著者 所属(和/英) 株式会社東芝研究開発センター
Toshiba Corporation, Corporate R&D center
発表年月日 2014-12-02
資料番号 ICD2014-102,CPSY2014-114
巻番号(vol) vol.114
号番号(no) 345
ページ範囲 pp.-
ページ数 6
発行日