| 講演名 | 2014-12-01 次世代アプリケーションのための包括的なアーキテクチャ探索環境の検討(ポスターセッション,学生・若手研究会) 竹内 昌平, 高前田(山崎) 伸也, 姚 駿, 中島 康彦, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | グラフ処理や機械学習といった,今後より重要になると考えられるアプリケーションの多くは,不規則な制御フローやメモリアクセスパターンを持つ.現在,汎用CPUに加えてGPUなどのアクセラレータを持つヘテロジニアスな計算機システムが普及しつつあるが,それぞれが持つ各ハードウェア要素がどの程度性能に寄与しているかは明らかになっていない.本研究では,次世代アプリケーションに適した効率的なプロセッサアーキテクチャ構成を模索するための,異なる構成を持つプロセッサを包括的に評価できるシミュレーション環境を実現する.また,初期実装により単一コア,単一スレッドでグラフ処理の1つであるトライアングルカウンティングの処理に有効な命令ウィンドウサイズの評価を行った. |
| 抄録(英) | Emerging applications, such as graph processing and machine learning, contain several irregular memory access patterns and control flows. While heterogeneous computing systems which consist of general CPUs and accelerators, such as GPU, have been widely used, the performance contribution given by each microarchitectual component of such hardware is still inapparent. In this paper, we propose a comprehensive processor evaluation environment that can evaluate various architecture settings. We evaluate the performance of triangle counting to identify the appropriate instruction window size for a single OoO core. |
| キーワード(和) | グラフ処理 / アーキテクチャ解析 / 命令レベル並列性 / スレッドレベル並列性 |
| キーワード(英) | Graph processing / Architecture Exploration / Instruction-level parallelism / Thread-level parallelism |
| 資料番号 | ICD2014-77,CPSY2014-89 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2014/11/24(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 次世代アプリケーションのための包括的なアーキテクチャ探索環境の検討(ポスターセッション,学生・若手研究会) |
| サブタイトル（和） | |
| タイトル（英） | A Sutudy on a Comprehensive Architecture Exploration Environment for Emerging Applications |
| サブタイトル（和） | |
| キーワード(1)（和/英） | グラフ処理 / Graph processing |
| キーワード(2)（和/英） | アーキテクチャ解析 / Architecture Exploration |
| キーワード(3)（和/英） | 命令レベル並列性 / Instruction-level parallelism |
| キーワード(4)（和/英） | スレッドレベル並列性 / Thread-level parallelism |
| 第 1 著者 氏名（和/英） | 竹内 昌平 / Shohei TAKEUCHI |
| 第 1 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 NARA Institute of Science and Technology |
| 第 2 著者 氏名（和/英） | 高前田(山崎) 伸也 / Shinya TAKAMAEDA-YAMAZAKI |
| 第 2 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 NARA Institute of Science and Technology |
| 第 3 著者 氏名（和/英） | 姚 駿 / Jun YAO |
| 第 3 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 NARA Institute of Science and Technology |
| 第 4 著者 氏名（和/英） | 中島 康彦 / Yasuhiko NAKASHIMA |
| 第 4 著者 所属（和/英） | 奈良先端科学技術大学院大学情報科学研究科 NARA Institute of Science and Technology |
| 発表年月日 | 2014-12-01 |
| 資料番号 | ICD2014-77,CPSY2014-89 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 345 |
| ページ範囲 | pp.- |
| ページ数 | 3 |
| 発行日 | |