| 講演名 | 2014-12-22 種々の形状の埋め込みゲートを有するInAlAs/InGaAs HEMTのモンテカルロ計算(ミリ波・テラヘルツ波デバイス・システム) 遠藤 聡, 渡邊 一世, 笠松 章史, 三村 高志, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | InAlAs/InGaAs系HEMTの高速化に際しては,ゲート長L_gの短縮に加えて,短チャネル効果抑制のためのゲート・チャネル間距離dの短縮も必要である.dの短縮には埋め込みゲート構造が有効な手段の一つである.埋め込みゲートの作製には,バリア層のウェットエッチングや金属のバリア層への浸透が用いられる.そのため,埋め込みゲートフット先端が丸みを帯びる.そこで本研究においては,種々の構造のゲートフット先端を有するIn_<0.52>Al_<0.48>As/In_<0.53>Ga_<0.47>As HEMTのモンテカルロ計算を行い,ゲートフット形状の影響を調べた.特に,ゲートフット先端部が丸みを帯びた現実的な構造に着目した.ソースからドレインに至るチャネル層中の電子速度の変化,ポテンシャル・電界分布を求めたところ,ゲートフット先端の"実効的な"ゲート長により電子輸送や電界分布が決まることが分った.そのため,ゲートフット先端が丸みを帯びていると,見かけ上ゲート長が短くなり短チャネル効果が強まる.埋め込みゲートを用いる場合,これらの点を考慮した上でデバイス構造を決定することが必要である.更に,丸みを帯びたゲート電極はブレイクダウンを防ぐのに有効であることが分った.また,遮断周波数f_Tは実効ゲート長の減少とともに増大する傾向が見られた. |
| 抄録(英) | To achieve higher-speed operations of InAlAs/InGaAs HEMTs, the gate-channel distance d as well as gate length L_g must be reduced to suppress the short-channel effects. The buried gate structures are one of the most effective methods to reduce the gate-channel distance d. There are mainly two methods to reduce d: one is the recessed-gate technology and another is the gate metal sinking process. In these techniques, the fabricated gate foot is not rectangular, i.e. the tip of the gate electrode is "round." We carried out Monte Carlo (MC) simulation of In_<0.52>Al_<0.48>As/In_<0.53>Ga_<0.47>As high electron mobility transistors (HEMTs) with various shape of buried gate. Especially, we examined the HEMTs with a "realistic" buried gate in which the tip of the gate foot is "round." We found that the "effective" gate length is determined by the length of gate foot tip from the electron velocity profiles and electric field in the channel layer. Furthermore, the "round" tip of gate electrode is convenient to prevent breakdown. The cutoff frequency f_T increases with decreasing the "effective" gate length. |
| キーワード(和) | HEMT / モンテカルロ計算 / InAlAs / InGaAs / 埋め込みゲート / 電子速度 / ポテンシャル分布 / 電界分布 / 短チャネル効果 / 実効ゲート長 / 遮断周波数 |
| キーワード(英) | HEMTs / Monte Carlo simulation / InAlAs / InGaAs / Buried gate / Electron velocity / Potential profile / Electric field / Short-channel effects / Effective gate length / Cutoff frequency |
| 資料番号 | ED2014-102 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ED |
|---|---|
| 開催期間 | 2014/12/15(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Electron Devices (ED) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 種々の形状の埋め込みゲートを有するInAlAs/InGaAs HEMTのモンテカルロ計算(ミリ波・テラヘルツ波デバイス・システム) |
| サブタイトル（和） | |
| タイトル（英） | Monte Carlo Simulation of InAlAs/InGaAs HEMTs with Various Shape of Buried Gate |
| サブタイトル（和） | |
| キーワード(1)（和/英） | HEMT / HEMTs |
| キーワード(2)（和/英） | モンテカルロ計算 / Monte Carlo simulation |
| キーワード(3)（和/英） | InAlAs / InAlAs |
| キーワード(4)（和/英） | InGaAs / InGaAs |
| キーワード(5)（和/英） | 埋め込みゲート / Buried gate |
| キーワード(6)（和/英） | 電子速度 / Electron velocity |
| キーワード(7)（和/英） | ポテンシャル分布 / Potential profile |
| キーワード(8)（和/英） | 電界分布 / Electric field |
| キーワード(9)（和/英） | 短チャネル効果 / Short-channel effects |
| キーワード(10)（和/英） | 実効ゲート長 / Effective gate length |
| キーワード(11)（和/英） | 遮断周波数 / Cutoff frequency |
| 第 1 著者 氏名（和/英） | 遠藤 聡 / Akira ENDOH |
| 第 1 著者 所属（和/英） | 情報通信研究機構:富士通研究所 National Institute of Information and Communications Technology:Fujitsu Laboratories Ltd. |
| 第 2 著者 氏名（和/英） | 渡邊 一世 / Issei WATANABE |
| 第 2 著者 所属（和/英） | 情報通信研究機構 National Institute of Information and Communications Technology |
| 第 3 著者 氏名（和/英） | 笠松 章史 / Akifumi KASAMATSU |
| 第 3 著者 所属（和/英） | 情報通信研究機構 National Institute of Information and Communications Technology |
| 第 4 著者 氏名（和/英） | 三村 高志 / Takashi MIMURA |
| 第 4 著者 所属（和/英） | 富士通研究所:情報通信研究機構 Fujitsu Laboratories Ltd.:National Institute of Information and Communications Technology |
| 発表年月日 | 2014-12-22 |
| 資料番号 | ED2014-102 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 387 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |