| 講演名 | 2014-11-28 20-nm CMOSによる1-tap DFE付56Gbpsデータ受信器(招待講演,インターコネクト技術,デザインガイア2014-VLSI設計の新しい大地-) 坂井 靖文, 柴崎 崇之, 檀上 匠, 山口 久勝, 森 俊彦, 小柳 洋一, 田村 泰孝, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | データセンターに絶えず求められる計算能力向上への要求を満たすために、サーバ内やサーバ間のチップ間有線通信では50Gbps以上のデータレートが求められている(例:OIF CEI-56G-VSR)。本稿では、baud-rateクロックリカバリーを行う56Gbpsデータ受信器フロントエンドについて述べる。データ判定用と位相判定用のコンパレー夕を共有して受信器フロントエンドに使用するコンパレータの数を最小化し、消費電力を低減した。受信器フロントエンドには連続時間リニアイコライザ(CTLE)と1-tap speculative判定帰還型等化器を用いた。作成した受信器は、データレート56Gbps動作時にビットエラーレート10^<-12>でタイミングマージン0.4UIを実現した。また、電源電圧0.9Vで消費電力177mW、占有面積0.27mm^2を実現した。 |
| 抄録(英) | To meet ever-increasing demands for computing power in data centers, data rates over 50Gbps/signal (e.g., OIF CEI-56G-VSR)will eventually be required in wireline chip-to-chip communications within and between servers. This paper shows a 56-Gb/s receiver front-end suited for baud-rate clock recovery. Sharing the comparators for the data decision and phase detection minimizes the number of comparators in the front-end and reduces the power consumption. The front-end has a continuous-time linear equalizer followed by a 1-tap speculative decision-feedback equalizer. The front-end operates at 56Gb/s with a bit error rate of less than 10^<-12> with a 0.4UI margin in the bathtub curve. It occupies 0.27mm^2 and consumes 177mW of power from a 0.9-V supply. |
| キーワード(和) | CMOS / 高速IO / 位相検出器 / 判定帰還型等化器 / コンパレータ |
| キーワード(英) | CMOS / High-Speed I/O / Phase Detector / Decision Feedback Equalizer / Comparator |
| 資料番号 | VLD2014-96,CPM2014-127,ICD2014-70,CPSy2014-84,DC2014-50,RECONF2014-45 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 20-nm CMOSによる1-tap DFE付56Gbpsデータ受信器(招待講演,インターコネクト技術,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | A 56-Gb/s Receiver Front-End with a CTLE and 1-Tap DFE in 20-nm CMOS |
| サブタイトル（和） | |
| キーワード(1)（和/英） | CMOS / CMOS |
| キーワード(2)（和/英） | 高速IO / High-Speed I/O |
| キーワード(3)（和/英） | 位相検出器 / Phase Detector |
| キーワード(4)（和/英） | 判定帰還型等化器 / Decision Feedback Equalizer |
| キーワード(5)（和/英） | コンパレータ / Comparator |
| 第 1 著者 氏名（和/英） | 坂井 靖文 / Yasufumi Sakai |
| 第 1 著者 所属（和/英） | 株式会社富士通研究所 |
| 第 2 著者 氏名（和/英） | 柴崎 崇之 / Takayuki Shibasaki |
| 第 2 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 第 3 著者 氏名（和/英） | 檀上 匠 / Takumi Danjo |
| 第 3 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 第 4 著者 氏名（和/英） | 山口 久勝 / Hisakatsu Yamaguchi |
| 第 4 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 第 5 著者 氏名（和/英） | 森 俊彦 / Toshihiko Mori |
| 第 5 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 第 6 著者 氏名（和/英） | 小柳 洋一 / Yoichi Koyanagi |
| 第 6 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 第 7 著者 氏名（和/英） | 田村 泰孝 / Hirotaka Tamura |
| 第 7 著者 所属（和/英） | 株式会社富士通研究所 Fujitsu Laboratories Ltd. |
| 発表年月日 | 2014-11-28 |
| 資料番号 | VLD2014-96,CPM2014-127,ICD2014-70,CPSy2014-84,DC2014-50,RECONF2014-45 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 331 |
| ページ範囲 | pp.- |
| ページ数 | 5 |
| 発行日 | |