| 講演名 | 2014-11-27 FPGAベースASICエミュレータにおける高速シリアル通信機構の設計と評価(FPGAによるアクセラレータ,デザインガイア2014-VLSI設計の新しい大地-) 岡本 隆志, 久我 守弘, 尼崎 太樹, 飯田 全広, 末吉 敏則, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 回路規模の増大に伴い,特定用途向けLSI(Large Scale Integration)であるASIC(Application Specific Integrated Circuit)の機能検証期間の短縮が求められている.現在,高速な検証手法のひとつとしてFPGA(Field Programmable Gate Array)を用いたASICエミュレータがある.しかし,大規模回路を実装する際に回路を分割して複数のFPGAに実装する必要があるため,エミュレーション周波数の低下やI/Oピンの不足などの問題が発生する.そこで,本稿ではFPGA間のデータ転送に高速シリアル通信を用いて,エミュレーション周波数を落とさずに大規模回路をエミュレーション可能なFPGAベースASICエミュレータを提案する.Xilinx社製のVirtex-6 FPGAを1個用いて,転送データのループバックエミュレーションを行った結果,提案エミュレータは最大6.9MHzのエミュレーション周波数を達成することがわかった.また,Virtex UltraScaleシリーズのXCVC440デバイスを9個完全結合した場合,4億2,000万ASICゲート規模の回路デザインを最大5.2MHzで検証可能であることが見込まれた. |
| 抄録(英) | The circuit scale of Application Specific Integrated Circuit (ASIC) has been increasing. Therefore the shortening of functional verification period is required. ASIC emulator using Field Programmable Gate Arrays (FPGA) is one of the fastest verification techniques. But FPGA-based ASIC emulator requires a circuit partitioning when emulating a large-scale circuit. And its emulation frequency is remarkably reduced and I/O pins are lacked. This paper proposes the FPGA-based ASIC emulator using high-speed serial communication for data communication between the FPGAs. The evaluation result shows that maximum emulation frequency of our proposed FPGA-based ASIC emulator is 6.9MHz. From the evaluation result, we estimate maximum emulation frequency is 5.2Mhz when emulating 420 million ASIC gates circuit using 9 UltraScale FPGAs. |
| キーワード(和) | ASICエミュレータ / FPGA / 高速シリアル通信 |
| キーワード(英) | ASIC-emulator / FPGA / High-speed serial communication |
| 資料番号 | RECONF2014-42 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | FPGAベースASICエミュレータにおける高速シリアル通信機構の設計と評価(FPGAによるアクセラレータ,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Design and Evaluation of High-speed Serial Communication Mechanism for FPGA-based ASIC Emulator |
| サブタイトル（和） | |
| キーワード(1)（和/英） | ASICエミュレータ / ASIC-emulator |
| キーワード(2)（和/英） | FPGA / FPGA |
| キーワード(3)（和/英） | 高速シリアル通信 / High-speed serial communication |
| 第 1 著者 氏名（和/英） | 岡本 隆志 / Takashi OKAMOTO |
| 第 1 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 2 著者 氏名（和/英） | 久我 守弘 / Morihiro KUGA |
| 第 2 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 3 著者 氏名（和/英） | 尼崎 太樹 / Motoki AMAGASAKI |
| 第 3 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 4 著者 氏名（和/英） | 飯田 全広 / Masahiro IIDA |
| 第 4 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 第 5 著者 氏名（和/英） | 末吉 敏則 / Toshinori SUEYOSHI |
| 第 5 著者 所属（和/英） | 熊本大学大学院自然科学研究科 Graduate School of Sience and Technology, Kumamoto University |
| 発表年月日 | 2014-11-27 |
| 資料番号 | RECONF2014-42 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 331 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |