| 講演名 | 2014-11-28 時間的三重化によるソフトエラー耐性向上の解析的評価(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-) 土井 龍太郎, 橋本 昌宜, 尾上 孝雄, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 集積回路の微細化・高集積化に伴って,集積回路に発生するソフトエラーの発生頻度が上昇している.ソフトエラーは,集積回路の信頼性を低下させる一因となっており,誤作動が許されないアプリケーションでは,ソフトエラー考慮設計が必要となる.ソフトエラー耐性向上技術の一つである空間的冗長化は,演算速度の低下が小さいことや実装が容易であることなどから広く研究され,実用化されている.一方,時間的冗長化も概念は広く知られた対策技術であるが,実用されている例が少なく,その有用性は十分に評価されていない.本稿では,時間的三重化を適用した回路について,ソフトエラー耐性向上を解析的に評価する.評価の結果,時間的三重化によって空間的三重化と同程度のソフトエラー耐性向上が達成できることがわかった. |
| 抄録(英) | Chip-level soft error rate is increasing due to the device miniaturization and larger scale integration. Soft error is one of major factors that degrade the reliability of integrated circuits, and soft error aware design is demanded for applications that cannot allow any failures. As one of soft error countermeasures, spatial redundancy has been widely studied and adopted in real products because of the small speed overhead and the easiness of implementation. On the other hand, temporal redundancy, which is another well-known technique, is rarely adopted in practical applications and its usefulness is not quantitatively evaluated. This report analytically evaluates the soft error immunity enhancement thanks to temporal triplication. The evaluation result shows that the error rate reduction of the temporal triplication is comparable to that of the spatial triplication. |
| キーワード(和) | 信頼性 / ソフトエラー / 時間的三重化 / 時間的冗長化 / 空間的三重化 / 空間的冗長化 |
| キーワード(英) | Reliability / Soft Error / Temporal Triplication / Temporal Redundancy / Spatial Triplication / Spatial Redundancy |
| 資料番号 | VLD2014-112,DC2014-66 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 時間的三重化によるソフトエラー耐性向上の解析的評価(フォールトトレラント,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | An analytic evaluation on soft error immunity enhancement due to temporal triplication |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 信頼性 / Reliability |
| キーワード(2)（和/英） | ソフトエラー / Soft Error |
| キーワード(3)（和/英） | 時間的三重化 / Temporal Triplication |
| キーワード(4)（和/英） | 時間的冗長化 / Temporal Redundancy |
| キーワード(5)（和/英） | 空間的三重化 / Spatial Triplication |
| キーワード(6)（和/英） | 空間的冗長化 / Spatial Redundancy |
| 第 1 著者 氏名（和/英） | 土井 龍太郎 / Ryutaro DOI |
| 第 1 著者 所属（和/英） | 大阪大学工学部 School of Engineering, Osaka University |
| 第 2 著者 氏名（和/英） | 橋本 昌宜 / Masanori HASHIMOTO |
| 第 2 著者 所属（和/英） | 大阪大学大学院情報科学研究科:JST CREST Dept. Information Systems Engineering, Osaka University:JST CREST |
| 第 3 著者 氏名（和/英） | 尾上 孝雄 / Takao ONOYE |
| 第 3 著者 所属（和/英） | 大阪大学大学院情報科学研究科 Dept. Information Systems Engineering, Osaka University |
| 発表年月日 | 2014-11-28 |
| 資料番号 | VLD2014-112,DC2014-66 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |