| 講演名 | 2014-11-26 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法(回路設計手法,デザインガイア2014-VLSI設計の新しい大地-) 川口 純樹, 小平 行秀, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来のクロックの同時分配を前提とする完全同期方式に対し,異なるタイミングでのクロック分配を許容する一般同期方式を採用することで,回路性能を向上させることは可能であるが,必ずしも十分な性能向上が得られるとは限らない.さらなる性能向上を達成するために,一般同期方式を前提とした論理回路合成技術の開発が求められている.本稿では,任意のクロックタイミングを満たすクロック分配回路が合成可能であるとの前提の下で,複数のセルライブラリが使用できる場合,整数計画法を用いてゲートに割り当てるセルを決定することで,一般同期方式を前提とした低電力で高速な論理回路を得るテクノロジーマッピング手法を提案する.また,計算機実験により,提案手法の有効性を確認する. |
| 抄録(英) | In general-synchronous framework, in which the clock is distributed periodically to each register but not necessarily simultaneously, circuit performances are expected to be improved compared to complete-synchronous framework, in which the clock is distributed periodically and simultaneously to each register. To improve the circuit performances more, logic circuit synthesis for general-synchronous framework is required. In this paper, under the assumption that any clock schedule is realized by an ideal clock distribution circuit, when two or more cell libraries can be used, a technology mapping method which assigns cells of gates of the given logic circuit by using integer linear programming is proposed. In experiments, we show the effectiveness of the proposed technology mapping method. |
| キーワード(和) | 一般同期方式 / テクノロジーマッピング / 整数計画法 |
| キーワード(英) | General-Synchronous Framework / Technology Mapping / Integer Linear Programming |
| 資料番号 | VLD2014-83,DC2014-37 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法(回路設計手法,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Technology Mapping Method for Low Power Consumption and High Performance in General-Synchronous Framework |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 一般同期方式 / General-Synchronous Framework |
| キーワード(2)（和/英） | テクノロジーマッピング / Technology Mapping |
| キーワード(3)（和/英） | 整数計画法 / Integer Linear Programming |
| 第 1 著者 氏名（和/英） | 川口 純樹 / Junki KAWAGUCHI |
| 第 1 著者 所属（和/英） | 会津大学コンピュータ理工学部 School of Computer Science, the University of Aizu |
| 第 2 著者 氏名（和/英） | 小平 行秀 / Yukihide KOHIRA |
| 第 2 著者 所属（和/英） | 会津大学コンピュータ理工学部 School of Computer Science, the University of Aizu |
| 発表年月日 | 2014-11-26 |
| 資料番号 | VLD2014-83,DC2014-37 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |