| 講演名 | 2014-11-26 タイミングエラーへの耐性を持つフリップフロップ設計(タイミング設計手法,デザインガイア2014-VLSI設計の新しい大地-) 鈴木 大渡, 史 又華, 戸川 望, 宇佐美 公良, 柳澤 政生, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 集積回路の微細化の影響により,回路のばらつきが大きくなっており,設計に必要な電源電圧やクロック周波数のマージンが増大している.マージンの緩和のため,タイミングエラーへの耐性を持つ回路の構造が盛んに研究されている.本稿では,フリップフロップの動作とラッチの動作を動的に切り替えることによりタイミングエラー耐性を実現するTime Borrowing Flip-Flop(TBFF)のトランジスタレベルの構造を2通り提案した.また,HSPICEシミュレーションによる評価を行い,従来手法と比較して消費エネルギーを最大20.6%削減できることを示した. |
| 抄録(英) | Under the influence of the miniaturization of the integrated circuit, the variation of the operation condition of the circuit becomes bigger, and margins of the supply voltage and the clock frequency necessary for a design increase. For the mitigation of the margin, the structure of the circuit with the timing error tolerance is studied flourishingly. In this paper, we propose two new Time Borrowing Flip-Flops (TBFF) in transistor level to realize timing error tolerance by switching from flip-flop to latch dynamically. HSPICE simulation results show that the proposed TBFF can achieve up to 28.1% power reduction when compared with existing works. |
| キーワード(和) | フリップフロップ / PVTばらつき / 安全マージン / タイムボローイング / タイミングエラー |
| キーワード(英) | flip-flop / PVT variation / safety margin / time-borrowing / timing error |
| 資料番号 | VLD2014-79,DC2014-33 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/11/19(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイミングエラーへの耐性を持つフリップフロップ設計(タイミング設計手法,デザインガイア2014-VLSI設計の新しい大地-) |
| サブタイトル（和） | |
| タイトル（英） | Design of Flip-Flop with Timing Error Tolerance |
| サブタイトル（和） | |
| キーワード(1)（和/英） | フリップフロップ / flip-flop |
| キーワード(2)（和/英） | PVTばらつき / PVT variation |
| キーワード(3)（和/英） | 安全マージン / safety margin |
| キーワード(4)（和/英） | タイムボローイング / time-borrowing |
| キーワード(5)（和/英） | タイミングエラー / timing error |
| 第 1 著者 氏名（和/英） | 鈴木 大渡 / Taito SUZUKI |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科:芝浦工業大学工学部情報工学科 Grad. of Science and Engineering, Waseda University:Dept. of Information Science and Engineering, Shibaura Insititute of Technology |
| 第 5 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 5 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 発表年月日 | 2014-11-26 |
| 資料番号 | VLD2014-79,DC2014-33 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 328 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |