| 講演名 | 2014-11-20 デジタル補聴器用DSPを対象とした非同期式直列乗算器の一構成法(グラフ,ペトリネット,ニューラルネット及び一般) 近藤 真史, 岡本 大地, 佐藤 洋一郎, 横川 智教, 有本 和民, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 近年,高齢化社会の進展に伴う難聴者の増加により,デジタル信号処理回路(DSP)を内蔵したデジタル補聴器が広く普及している.この種のデジタル補聴器の高機能化に伴って,DSPへの演算負荷が増大しており,その電池寿命は数日程度に留まっているのが現状である.そこで本研究では,デジタル補聴器用DSPの大部分を占める積和演算回路への応用を前提として,直列乗算器と非同期式回路を併用した小面積かつ低消費電力な乗算器の構成法を提案する.まず,直列乗算器の非同期化については,クロックゲーティングに基づいたリングオシレータを用いて束データ方式と同等の制御を簡便に実現する.次に,乗数が零である場合における無効な演算を省略することにより,演算の高速化および動的な消費電力の低減を図る.そして,これに基づいた直列乗算器を設計し,シミュレーションにより所望の動作を確認するとともに,FPGAを対象とした消費電力解析を通じてその有効性を確認している. |
| 抄録(英) | Recently, digital hearing aids with digital signal processor (DSP) become widely used because of increasing of hearing impaired people caused by population aging. The high functionality of a digital hearing aid puts a heavy load on its DSP, and thus its battery life is limited to only few days. Since multiply accumulate unit account for a large part of DSP, we propose an architecture of area and power saving multiplier circuit which is obtained as an asynchronous serial multiplier. We can provide a control scheme equivalent to bundled data protocol by using a clock gated ring oscillator on a serial multiplier. In addition, the proposed multiplier can skip unnecessary operations where zero is multiplied and can reduce computation time and power consumption. We designed the asynchronous serial multiplier and exhibited the simulation results that showed the intended behavior. We also showed the effectiveness of the proposed multiplier through power consumption analysis on FPGA. |
| キーワード(和) | 乗算器 / デジタル補聴器 / DSP / 非同期式回路 / リングオシレータ |
| キーワード(英) | multiplier / digital fearing aid / DSP / asynchronous circuit / ring oscillator |
| 資料番号 | CAS2014-89,MSS2014-53 |
| 発行日 |
| 研究会情報 | |
| 研究会 | MSS |
|---|---|
| 開催期間 | 2014/11/13(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Mathematical Systems Science and its applications(MSS) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | デジタル補聴器用DSPを対象とした非同期式直列乗算器の一構成法(グラフ,ペトリネット,ニューラルネット及び一般) |
| サブタイトル（和） | |
| タイトル（英） | An asynchronous serial multiplier for digital fearing aid |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 乗算器 / multiplier |
| キーワード(2)（和/英） | デジタル補聴器 / digital fearing aid |
| キーワード(3)（和/英） | DSP / DSP |
| キーワード(4)（和/英） | 非同期式回路 / asynchronous circuit |
| キーワード(5)（和/英） | リングオシレータ / ring oscillator |
| 第 1 著者 氏名（和/英） | 近藤 真史 / Masafumi KONDO |
| 第 1 著者 所属（和/英） | 川崎医療福祉大学医療技術学部 Faculty of Health Science and Technology, Kawasaki University of Medical Welfare |
| 第 2 著者 氏名（和/英） | 岡本 大地 / Daichi OKAMOTO |
| 第 2 著者 所属（和/英） | 川崎医療福祉大学医療技術学部 Faculty of Health Science and Technology, Kawasaki University of Medical Welfare |
| 第 3 著者 氏名（和/英） | 佐藤 洋一郎 / Yoichiro SATO |
| 第 3 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 第 4 著者 氏名（和/英） | 横川 智教 / Tomoyuki YOKOGAWA |
| 第 4 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 第 5 著者 氏名（和/英） | 有本 和民 / Kazutami ARIMOTO |
| 第 5 著者 所属（和/英） | 岡山県立大学情報工学部 Faculty of Computer Science and System Engineering, Okayama Prefectural University |
| 発表年月日 | 2014-11-20 |
| 資料番号 | CAS2014-89,MSS2014-53 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 313 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |