| 講演名 | 2014-10-02 低電力プログラマブル遅延素子と遅延同期回路を用いた製造後クロックスキュー調整手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 室岡 大二郎, 張 宇, 董 青, 中武 繁寿, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 微細化に起因する製造ばらつき問題の解決法として、プログラマブル遅延素子PDEを利用して、チップ製造後に遅延ばらつきを調整するポストシリコンチューニングが知られている。まず本研究では、チャネル分割型PDEを提案し、その低電力性について報告する。またPDEを伴うクロック木のモデルにおいて、チップ内部に遅延同期回路DLLを組込み、製造後にチップ外部からフリップフロップ間のスキューを測定し、PDEを調整するため機構の提案し、シミュレーションにより検証する。 |
| 抄録(英) | For the manufacturing variability due to the miniaturization, the post-silicon tuning of the delay introducing programmable delay elements (PDEs) to mitigate the variability on the delay is prosiming. This paper presents a novel PDE based on the channel length decomposition technique, and reveals that it contributes to the low-power comparing with a conventioanl inverter-chain model. In addition, in a model of a clock tree along with the PDEs, we propose a mechanism for measuring a skew between a pair of filp-flops by introducing a DLL embedded inside the chip. As a result, we appropriately set the PDEs such that the clock tree becomes a zero-skew. The simulation results comparing with the conventional DLL tuning mechanism are also reported. |
| キーワード(和) | プログラマブル遅延素子 / チャネル分割 / ポストシリコンチューニング / 遅延同期回路 |
| キーワード(英) | Programmable Delay Element / Channel Decomposition / Post-silicon Tuning / Delay Locked Loop |
| 資料番号 | VLD2014-62,ICD2014-55,IE2014-41 |
| 発行日 |
| 研究会情報 | |
| 研究会 | VLD |
|---|---|
| 開催期間 | 2014/9/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | VLSI Design Technologies (VLD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 低電力プログラマブル遅延素子と遅延同期回路を用いた製造後クロックスキュー調整手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Low-power programmable delay element and clock skew tuning by delay locked loop |
| サブタイトル（和） | |
| キーワード(1)（和/英） | プログラマブル遅延素子 / Programmable Delay Element |
| キーワード(2)（和/英） | チャネル分割 / Channel Decomposition |
| キーワード(3)（和/英） | ポストシリコンチューニング / Post-silicon Tuning |
| キーワード(4)（和/英） | 遅延同期回路 / Delay Locked Loop |
| 第 1 著者 氏名（和/英） | 室岡 大二郎 / Daijiro MUROOKA |
| 第 1 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科情報工学専攻 Graduate School of Environmental Engineering, The University of Kitakyushu |
| 第 2 著者 氏名（和/英） | 張 宇 / Yu ZHANG |
| 第 2 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科情報工学専攻 Graduate School of Environmental Engineering, The University of Kitakyushu |
| 第 3 著者 氏名（和/英） | 董 青 / Qing DONG |
| 第 3 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科情報工学専攻 Graduate School of Environmental Engineering, The University of Kitakyushu |
| 第 4 著者 氏名（和/英） | 中武 繁寿 / Shigetoshi NAKATAKE |
| 第 4 著者 所属（和/英） | 北九州市立大学大学院国際環境工学研究科情報工学専攻 Graduate School of Environmental Engineering, The University of Kitakyushu |
| 発表年月日 | 2014-10-02 |
| 資料番号 | VLD2014-62,ICD2014-55,IE2014-41 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 231 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |