講演名 2014-10-02
並列インデックス生成器のための線形変換回路合成手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
松永 裕介,
PDFダウンロードページ PDFダウンロードページへ
抄録(和)
抄録(英)
キーワード(和)
キーワード(英)
資料番号 VLD2014-60,ICD2014-53,IE2014-39
発行日

研究会情報
研究会 VLD
開催期間 2014/9/25(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 VLSI Design Technologies (VLD)
本文の言語 JPN
タイトル(和) 並列インデックス生成器のための線形変換回路合成手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
サブタイトル(和)
タイトル(英) Logic Synthesis of Linear Transformation Circuit for Parallel Index Generator
サブタイトル(和)
キーワード(1)(和/英)
第 1 著者 氏名(和/英) 松永 裕介 / Yusuke MATSUNAGA
第 1 著者 所属(和/英) 九州大学大学院システム情報科学研究院
Faculty of Information Science and Electorical Engineering, Kyushu University
発表年月日 2014-10-02
資料番号 VLD2014-60,ICD2014-53,IE2014-39
巻番号(vol) vol.114
号番号(no) 231
ページ範囲 pp.-
ページ数 6
発行日