| 講演名 | 2014-10-02 タイル・ライン両アクセス対応キャッシュメモリの提案(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 王 宝康, 深澤 祐樹, 近藤 利夫, 佐々木 敬泰, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 従来のラスタ走査順の処理を前提としたキャッシュメモリでは,2次元以上のアクセス局所性を備えたデータの高効率処理には向かない.例えば,符号化処理の約80%を占める動き探索処理では,SIMD処理の高並列化により高速化を図ろうとしても,アクセスの2次元的な局所性に対応できないことで頻発する競合性ミスや不要データ転送による転送効率低下がそのボトルネックとなる.本報告では,このボトルネック解消に向け,競合性ミス,データ転送の不要データ割合を最小限とする階層的なタイル形式データを従来同様のラスタ形式データとしてアクセス可能とするタイル・ライン両対応キャッシュメモリの機能・構成法を示し,標準のダイレクトマップキャッシュに対し,周辺回路規模増加の割合が107%,レイテンシの増加がリード,ライト共に1サイクルで済むことを明らかにした. |
| 抄録(英) | A cache memory subject to the process of conventional raster scan order is not suitable for efficient data process with locality of reference for more than 2-dimensions. For example, for motion estimation process which account for approximately 80% of the encoding process, even speeding up by the high parallel of the SIMD process, because it can not support 2-dimensional locality, frequent conflict miss or decline of transfer efficiency due to unnecessary data swap become the bottleneck. In this report, to eliminate the bottleneck, minimize conflict misses and unnecessary data swap, we proposed a cache memory with line and tile data accessibility which regard hierarchical tile data as conventional raster data to access and shown the function and configuration method of the proposed cache memory. Compared with conventional direct-mapped cache memory, it revealed that the increase of peripheral circuit scale is about 107% and both read and write porcess need one more cycle. |
| キーワード(和) | H.264 / 動き探索 / データ局所性 |
| キーワード(英) | H.264 / Motion Estimation / data locality |
| 資料番号 | VLD2014-67,ICD2014-60,IE2014-46 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2014/9/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | タイル・ライン両アクセス対応キャッシュメモリの提案(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | A Cache Memory with Line and Tile Data Accessibility |
| サブタイトル（和） | |
| キーワード(1)（和/英） | H.264 / H.264 |
| キーワード(2)（和/英） | 動き探索 / Motion Estimation |
| キーワード(3)（和/英） | データ局所性 / data locality |
| 第 1 著者 氏名（和/英） | 王 宝康 / Baokang WANG |
| 第 1 著者 所属（和/英） | 三重大学大学院工学研究科 Graduate School of Engineering, Mie University |
| 第 2 著者 氏名（和/英） | 深澤 祐樹 / Yuki FUKAZAWA |
| 第 2 著者 所属（和/英） | 三重大学大学院工学研究科 Graduate School of Engineering, Mie University |
| 第 3 著者 氏名（和/英） | 近藤 利夫 / Toshio KONDO |
| 第 3 著者 所属（和/英） | 三重大学大学院工学研究科 Graduate School of Engineering, Mie University |
| 第 4 著者 氏名（和/英） | 佐々木 敬泰 / Takahiro SASAKI |
| 第 4 著者 所属（和/英） | 三重大学大学院工学研究科 Graduate School of Engineering, Mie University |
| 発表年月日 | 2014-10-02 |
| 資料番号 | VLD2014-67,ICD2014-60,IE2014-46 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 232 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |