講演名	2014-10-02 メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 小林 伸彰, 伊藤 隆祐, 榎本 忠儀,
PDFダウンロードページ	PDFダウンロードページへ
抄録(和)	低電圧データ書き込み・データ読み出しを可能とし、待機時のデータ保持と低消費電力化を両立した1電源6-Tr CMOS SRAMを開発した。本SRAM実現のため、メモリセルへの供給電圧を書き込み時とデータ保持時に降圧し、読み出し時に昇圧する電圧レベル変換(Self-controllable Voltage Level;SVL)回路、ワード線への供給電圧を書き込み時に昇圧し、読み出し時に降圧するSVL回路を開発し、2-kbit 90-nm CMOS SRAMに適用した。閾値電圧のばらつき幅が+6σの時、データ書き込みを可能とする電源電圧(V_ )の最小値は、従来形SRAMが0.37Vであったのに対して、改良形SRAMは0.22Vまで引き下げることができた。これより、SVL回路が低電圧データ書き込みに極めて有効であることがわかった。なお、SVL回路の面積オーバーヘッドは従来形SRAMの1.383%であった。
抄録(英)	We developed and applied a new circuit, called the "Self-controllable Voltage Level (SVL)" circuit, not only to expand both "write" and "read" stabilities, but also to achieve a low standby power dissipation (P_) and a high static-noise margin in a single power supply, 90-nm, 2-kbit, six-transistor CMOS SRAM. The SVL circuit can adaptively lower and higher a word-line voltage for "read" and "write" operations, respectively. It can also adaptively lower and higher a memory cell supply voltage for "write" and "hold" operations, and the "read" operation, respectively. At the threshold voltage fluctuation of +6σ, a minimum supply voltage (V_ ) for the "write" operation of the conventional SRAM was 0.37 V, while on the other hand, the minimum V_ for the "write" operation of the newly developed SRAM was 0.22V. This result showed that the SVL circuit could greatly expand the V_ range for the "write" operation. A Si area overhead of the SVL circuit is only 1.383 % of the conventional SRAM.
キーワード(和)	CMOS / SRAM / 書き込み動作 / 低電圧化 / 電圧レベル変換回路 / 面積オーバーヘッド
キーワード(英)	CMOS / SRAM / "write" operation / low supply voltage / self-controllable voltage level (SVL) circuit / area overhead
資料番号	VLD2014-66,ICD2014-59,IE2014-45
発行日

研究会情報
研究会	ICD
開催期間	2014/9/25(から1日開催)
開催地（和）
開催地（英）
テーマ（和）
テーマ（英）
委員長氏名（和）
委員長氏名（英）
副委員長氏名（和）
副委員長氏名（英）
幹事氏名（和）
幹事氏名（英）
幹事補佐氏名（和）
幹事補佐氏名（英）

講演論文情報詳細
申込み研究会	Integrated Circuits and Devices (ICD)
本文の言語	JPN
タイトル（和）	メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般)
サブタイトル（和）
タイトル（英）	A Low Supply Voltage Six-Transistor CMOS SRAM Employing Adaptively Lowering Memory Cell Supply Voltage for "Write" Operation
サブタイトル（和）
キーワード(1)（和/英）	CMOS / CMOS
キーワード(2)（和/英）	SRAM / SRAM
キーワード(3)（和/英）	書き込み動作 / "write" operation
キーワード(4)（和/英）	低電圧化 / low supply voltage
キーワード(5)（和/英）	電圧レベル変換回路 / self-controllable voltage level (SVL) circuit
キーワード(6)（和/英）	面積オーバーヘッド / area overhead
第 1 著者 氏名（和/英）	小林 伸彰 / Nobuaki Kobayashi
第 1 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
第 2 著者 氏名（和/英）	伊藤 隆祐 / Ryusuke Ito
第 2 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
第 3 著者 氏名（和/英）	榎本 忠儀 / Tadayoshi Enomoto
第 3 著者 所属（和/英）	中央大学大学院理工学研究科情報工学専攻 Graduate School of Science and Engineering, Chuo University
発表年月日	2014-10-02
資料番号	VLD2014-66,ICD2014-59,IE2014-45
巻番号（vol）	vol.114
号番号（no）	232
ページ範囲	pp.-
ページ数	6
発行日