| 講演名 | 2014-10-02 可変パイプラインのローカルなパルス生成による低消費エネルギー化手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) 新井 孝将, 史 又華, 戸川 望, 宇佐美 公良, 柳澤 政生, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | モバイル端末において性能向上による消費エネルギーの増加が問題となっており,様々な低消費エネルギー化手法が提案されている.その一つである可変パイプライン段数(Variable Stages Pipeline:VSP)では,LDS-cell(Latch D-FF Selector cell)という特殊なセルを用いてグリッチを緩和することができる.しかし,クロックがLowのときに発生するグリッチに対しては緩和できないという問題があった.本稿では既存の可変パイプライン段数手法に対し,LE(Low Energy)モード時にクロックゲーティングを適用し,ローカルなパルス生成によりデータパス上のグリッチを更に抑制し,消費エネルギーを削減する手法を提案する.実際に乗算器に提案手法を実装し,従来のVSPと比較して3.08%消費エネルギーを削減することができた. |
| 抄録(英) | The increase of energy consumption due to improved performance has become a problem in the mobile terminal, and various low energy design techniques have been proposed. Variable Stages Pipeline(VSP) technique is one of them, which can reduce glitches by using a special LDS-cell(Latch D-FF selector-cell). However, glitches that occur during the low clock phase will still be propagated to next stages. In this paper, we propose a method for variable stages pipeline designs by applying local pulse generation and clock gating in LE mode for further energy reduction. We implemented the proposed method to a multiplier and experimental results show that the energy is reduced by 3.08% when compared to conventional VSP. |
| キーワード(和) | 可変パイプライン段数 / 低消費エネルギー / LDS-cell(Latch D-FF Selector cell) / グリッチ / パルス生成 |
| キーワード(英) | Variable Stages Pipeline(VSP) / low energy consumption / LDS-cell(Latch D-FF Selector cell) / glitch / pulse generation |
| 資料番号 | VLD2014-61,ICD2014-54,IE2014-40 |
| 発行日 |
| 研究会情報 | |
| 研究会 | ICD |
|---|---|
| 開催期間 | 2014/9/25(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Integrated Circuits and Devices (ICD) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 可変パイプラインのローカルなパルス生成による低消費エネルギー化手法(システムLSIの応用とその要素技術,専用プロセッサ,プロセッサ,DSP,画像処理技術,及び一般) |
| サブタイトル（和） | |
| タイトル（英） | Local pulse generation in variable stages pipeline designs for low energy consumption |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 可変パイプライン段数 / Variable Stages Pipeline(VSP) |
| キーワード(2)（和/英） | 低消費エネルギー / low energy consumption |
| キーワード(3)（和/英） | LDS-cell(Latch D-FF Selector cell) / LDS-cell(Latch D-FF Selector cell) |
| キーワード(4)（和/英） | グリッチ / glitch |
| キーワード(5)（和/英） | パルス生成 / pulse generation |
| 第 1 著者 氏名（和/英） | 新井 孝将 / Takayuki NII |
| 第 1 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 2 著者 氏名（和/英） | 史 又華 / Youhua SHI |
| 第 2 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 3 著者 氏名（和/英） | 戸川 望 / Nozomu TOGAWA |
| 第 3 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 第 4 著者 氏名（和/英） | 宇佐美 公良 / Kimiyoshi USAMI |
| 第 4 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科:芝浦工業大学工学部情報工学科 Grad. of Science and Engineering, Waseda University:Dept. of Information Science and Engineering, Shibaura Insititute of Technology |
| 第 5 著者 氏名（和/英） | 柳澤 政生 / Masao YANAGISAWA |
| 第 5 著者 所属（和/英） | 早稲田大学大学院基幹理工学研究科 Grad. of Science and Engineering, Waseda University |
| 発表年月日 | 2014-10-02 |
| 資料番号 | VLD2014-61,ICD2014-54,IE2014-40 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 232 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |