講演名 | 2014-09-19 小規模SoCのための小型プロセッサYukiyamaのFPGA実装 渡辺 優一, 谷川 一哉, 弘中 哲夫, |
---|---|
PDFダウンロードページ | PDFダウンロードページへ |
抄録(和) | 本稿ではCPLDにマッピング出来る小規模ソフトコア・プロセッサアーキテクチャの提案を行う.その後,提案する小規模ソフトコア・プロセッサアーキテクチャおよび,そのソフトウェア開発環境として開発したコンパイラについて述べ,小規模ソフトコア・プロセッサと開発したコンパイラを用いて簡単なSoCの開発例を紹介する。 |
抄録(英) | This paper proposes a small soft-core processor architecture that can be napped to a CPLD. This paper describes the detail of the proposed soft-core processor architecture and its compiler as its software-development environment, and also presents an example how the soft-core processor, and its compiler are used for developing a simple SoC. |
キーワード(和) | FPGA / 小型プロセッサ / SoC / ソフトIPコア |
キーワード(英) | FPGA / Tiny Processor / SoC / Soft-core-IP |
資料番号 | RECONF2014-31 |
発行日 |
研究会情報 | |
研究会 | RECONF |
---|---|
開催期間 | 2014/9/11(から1日開催) |
開催地(和) | |
開催地(英) | |
テーマ(和) | |
テーマ(英) | |
委員長氏名(和) | |
委員長氏名(英) | |
副委員長氏名(和) | |
副委員長氏名(英) | |
幹事氏名(和) | |
幹事氏名(英) | |
幹事補佐氏名(和) | |
幹事補佐氏名(英) |
講演論文情報詳細 | |
申込み研究会 | Reconfigurable Systems (RECONF) |
---|---|
本文の言語 | JPN |
タイトル(和) | 小規模SoCのための小型プロセッサYukiyamaのFPGA実装 |
サブタイトル(和) | |
タイトル(英) | FPGA Implementation of a Compact Processor Yukiyama for Tiny SoC |
サブタイトル(和) | |
キーワード(1)(和/英) | FPGA / FPGA |
キーワード(2)(和/英) | 小型プロセッサ / Tiny Processor |
キーワード(3)(和/英) | SoC / SoC |
キーワード(4)(和/英) | ソフトIPコア / Soft-core-IP |
第 1 著者 氏名(和/英) | 渡辺 優一 / Yuichi WATANABE |
第 1 著者 所属(和/英) | 広島市立大学大学院情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
第 2 著者 氏名(和/英) | 谷川 一哉 / Kazuya TANIGAWA |
第 2 著者 所属(和/英) | 広島市立大学大学院情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
第 3 著者 氏名(和/英) | 弘中 哲夫 / Tetsuo HIRONAKA |
第 3 著者 所属(和/英) | 広島市立大学大学院情報工学専攻 Graduate School of Information Sciences, Hiroshima City University |
発表年月日 | 2014-09-19 |
資料番号 | RECONF2014-31 |
巻番号(vol) | vol.114 |
号番号(no) | 223 |
ページ範囲 | pp.- |
ページ数 | 6 |
発行日 |