講演名 2014-09-19
CPU-FPGA環境におけるソフトウェアーハードウェア混在パイプラインの構築
宮島 敬明, トーマス デビッド, 天野 英晴,
PDFダウンロードページ PDFダウンロードページへ
抄録(和) Courier-FPGAは、CPU-FPGA環境でアプリケーション(バイナリ)の高速化を行う為のツールである。まず、実行中のバイナリから所定の関数を解析し情報を収集、中間データを含む関数コールフロー図を作成する。次に、Courier-FPGAのPipeline Generatorが解析された関数と対応する既存のFPGA向けハードウェア(HW)モジュールと、CPUのソフトウェア(SW)関数をタスクとし、コードを生成する。複数のHWモジュールとSW関数をパイプライン実行するための制御プログラムをIntel Threading Building Block(Intel TBB)を用いて生成し、SW/HW混在パイプラインを構築する。実行時には、Function Off-loaderが目的の関数をフックし、実際の処理を構築されたSW/HW混在パイプラインにオフロードする。Courier-FPGAは一連の処理をユーザの介在なしに行い、対象バイナリの再コンパイルやコードを必要としない。我々のケーススタディでは、コーナー検出アプリケーションを既存のHWモジュールを利用し、Zynqプラットフォーム上で約15倍の高速化を達成した。
抄録(英) This new toolchain for accelerating application on CPU-FPGA platforms, called Courier-FPGA, extracts runtime information from a running target binary, and re-constructs the function call graph including input-output data. Then, it synthesizes hardware modules on the FPGA and makes software functions on CPU by using Pipeline Generator. The Pipeline Generator also builds a pipeline control program by using Intel Threading Building Block (Intel TBB) to run both hardware modules and software functions in parallel. Finally, Courier-F-PGA's Function Off-loader dynamically replaces and off-loads the original functions in the binary by using the built pipeline. Courier-FPGA performs the off-loading without user intervention, source code tweaks or re-compilations of the binary. In our case study, Courier-FPGA was used to accelerate a corner detection application binary on the Zynq platform. A series of functions were off-loaded, and speed up approx 15 times was achieved by using the built pipeline.
キーワード(和) CPU-FPGAプラットフォーム / パイプライン化 / 設計手法
キーワード(英) CPU-FPGA platform / Pipelining / Design Methodology
資料番号 RECONF2014-27
発行日

研究会情報
研究会 RECONF
開催期間 2014/9/11(から1日開催)
開催地(和)
開催地(英)
テーマ(和)
テーマ(英)
委員長氏名(和)
委員長氏名(英)
副委員長氏名(和)
副委員長氏名(英)
幹事氏名(和)
幹事氏名(英)
幹事補佐氏名(和)
幹事補佐氏名(英)

講演論文情報詳細
申込み研究会 Reconfigurable Systems (RECONF)
本文の言語 JPN
タイトル(和) CPU-FPGA環境におけるソフトウェアーハードウェア混在パイプラインの構築
サブタイトル(和)
タイトル(英) Building a Mixed Software Hardware Pipeline on a CPU-FPGA platform
サブタイトル(和)
キーワード(1)(和/英) CPU-FPGAプラットフォーム / CPU-FPGA platform
キーワード(2)(和/英) パイプライン化 / Pipelining
キーワード(3)(和/英) 設計手法 / Design Methodology
第 1 著者 氏名(和/英) 宮島 敬明 / Takaaki MIYAJIMA
第 1 著者 所属(和/英) 慶應義塾大学理工学部
Faculty of Science and Technology, Keio University
第 2 著者 氏名(和/英) トーマス デビッド / David THOMAS
第 2 著者 所属(和/英) / 慶應義塾大学理工学部
Department of Electrical and Electronic Engineering, Imperial Collegem London
第 3 著者 氏名(和/英) 天野 英晴 / Hideharu AMANO
第 3 著者 所属(和/英)
Faculty of Science and Technology, Keio University
発表年月日 2014-09-19
資料番号 RECONF2014-27
巻番号(vol) vol.114
号番号(no) 223
ページ範囲 pp.-
ページ数 6
発行日