| 講演名 | 2014-09-18 通信SoC用リコンフィギャラブルプロトコル処理回路の提案 八田 彩希, 田中 伸幸, 重松 智志, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | アクセス網に用いられる通信用SoCのプロトコル処理回路は、通信方式によって決まる要求性能を満たすとともに、小面積化と様々な処理が可能な柔軟性が必要とされている。柔軟性を実現するために汎用的なリコンフィギャラブルデバイスのアーキテクチャを用いてプロトコル処理回路を実現する場合、通信プロトコル処理に適したアーキテクチャで無い為、構成要素であるリコンフィギャラブルセルの利用効率が悪くなる。その結果、実装後の小面積化が困難という課題が生じる。本稿では、小面積化を目的として、通信プロトコル処理の特徴を利用した新規アーキテクチャについて提案する。提案アーキテクチャでは、プロトコル処理に特化した3種類のセルの数を自由に組み合わせられる為、プロトコル処理に合わせて必要なセルの数を用意することができる。そのため、セル利用効率を高めることが可能となる。提案アーキテクチャの面積を評価するためにFPGAに実装した結果、専用回路で同等の処理を行う回路と比較して、33%の面積ペナルティで柔軟性を増すプロトコル処理回路が実現できることを示した。 |
| 抄録(英) | We propose an architecture of dynamically reconfigurable hardware for protocol processing (DRHPP) for a communications system on a chip (SoC) in access networks to provide flexibility with high area efficiency. The DNPP enables the modification and addition of various commumications-protocol-processing functions. Our architecture consists of three types of cells. The optimized number of these types of cells for the intended protocol processing can be implemented for increasing cell-utilization efficiency, which can decrease the total area. Additionally, the best granularity for the cell also contributes to a decrease of the total area. We implemented a protocol-processing circuit using DRHPP for protocol-frame parser processing. Implementation results show the proposed architecture improves flexibility with only a 33% area penalty in comparison with a hard-wired protocol-processing circuit. |
| キーワード(和) | 通信プロトコル処理 / 面積利用効率 / プロトコル処理用セル / 通信用SoC / アクセス網 |
| キーワード(英) | communications-protocol processing / area efficiency / optimized cell / communications SoC / access networks |
| 資料番号 | RECONF2014-22 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2014/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | JPN |
| タイトル（和） | 通信SoC用リコンフィギャラブルプロトコル処理回路の提案 |
| サブタイトル（和） | |
| タイトル（英） | Dynamically reconfigurable protocol-processing hardware for communications SoC |
| サブタイトル（和） | |
| キーワード(1)（和/英） | 通信プロトコル処理 / communications-protocol processing |
| キーワード(2)（和/英） | 面積利用効率 / area efficiency |
| キーワード(3)（和/英） | プロトコル処理用セル / optimized cell |
| キーワード(4)（和/英） | 通信用SoC / communications SoC |
| キーワード(5)（和/英） | アクセス網 / access networks |
| 第 1 著者 氏名（和/英） | 八田 彩希 / Saki HATTA |
| 第 1 著者 所属（和/英） | 日本電信電話株式会社NTTデバイスイノべ-ションセンタ NTT Device Innovation Center, NTT Corporation |
| 第 2 著者 氏名（和/英） | 田中 伸幸 / Nobuyuki TANAKA |
| 第 2 著者 所属（和/英） | 日本電信電話株式会社NTTデバイスイノべ-ションセンタ NTT Device Innovation Center, NTT Corporation |
| 第 3 著者 氏名（和/英） | 重松 智志 / Satoshi SHIGEMATSU |
| 第 3 著者 所属（和/英） | 日本電信電話株式会社NTTデバイスイノべ-ションセンタ NTT Device Innovation Center, NTT Corporation |
| 発表年月日 | 2014-09-18 |
| 資料番号 | RECONF2014-22 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 223 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |