| 講演名 | 2014-09-18 FPGAによる超高速10Kノード規模のNoCエミュレーション , 佐藤 真平, 吉瀬 謙二, |
|---|---|
| PDFダウンロードページ |  PDFダウンロードページへ |
| 抄録(和) | 単一チップに搭載するコア数の増加に伴い,アーキテクチャ設計および性能評価をするためのシミュレーション時間は深刻な問題となっている.本稿では,シミュレーション精度を損なうことない超高速なFPGAベースのNoCエミュレータを提案する.これは,10Kノード規模のシミュレーションを実現できる最初のFPGAベースのNoCエミュレータである.NoCの全ての物理ノードをFPGAに直接実装するのではなく,一つまたは複数の物理ノードを時分割に利用することで全体ネットワークの動作をエミュレートする.また,NoCシミュレーションで必要となる,無限のソースキューの動作を正確にエミュレートする方法を提案する.提案したNoCエミュレータをVirtex 7 FPGAに実装し,性能評価を行った.我々は,FPGAベースのNoCエミュレータがサイクルレベル正確性を維持したまま,ソフトウェアベースのNoCシミュレータの438倍の速度でエミュレーションできることを確認した. |
| 抄録(英) | With thousands of cores in the near future NoC architectures, the simulation time is a serious problem that makes architectural design explorations and performance evaluations become infeasible in many cases. This paper proposes an FPGA-based NoC emulator which can achieve an ultra fast simulation speed without compromising the simulation accuracy. Our NoC emulator is the first FPGA-based one which is able to accurately emulate 10K-Node scale NoCs. Instead of directly implementing NoC designs on an FPGA, we emulate the behavior of the entire network using a small number of physical nodes. Moreover, we propose a method to implement the infinite source queues which are required to store injection packets until they can be accepted by the network. We show that an implementation of our NoC emulator on a Virtex 7 FPGA can achieve 438× simulation speedup over a software-based simulator while maintaining the simulation accuracy. |
| キーワード(和) | FPGA / NoC / メニーコアアーキテクチャ / サイクルアキュレートシミュレーション |
| キーワード(英) | FPGA / NoC / Many-core Architecture / Cycle-Accurate Simulation |
| 資料番号 | RECONF2014-21 |
| 発行日 |
| 研究会情報 | |
| 研究会 | RECONF |
|---|---|
| 開催期間 | 2014/9/11(から1日開催) |
| 開催地（和） | |
| 開催地（英） | |
| テーマ（和） | |
| テーマ（英） | |
| 委員長氏名（和） | |
| 委員長氏名（英） | |
| 副委員長氏名（和） | |
| 副委員長氏名（英） | |
| 幹事氏名（和） | |
| 幹事氏名（英） | |
| 幹事補佐氏名（和） | |
| 幹事補佐氏名（英） | |
| 講演論文情報詳細 | |
| 申込み研究会 | Reconfigurable Systems (RECONF) |
|---|---|
| 本文の言語 | ENG |
| タイトル（和） | FPGAによる超高速10Kノード規模のNoCエミュレーション |
| サブタイトル（和） | |
| タイトル（英） | Challenge for Ultrafast 10K-Node NoC emulation on FPGA |
| サブタイトル（和） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | NoC / NoC |
| キーワード(3)（和/英） | メニーコアアーキテクチャ / Many-core Architecture |
| キーワード(4)（和/英） | サイクルアキュレートシミュレーション / Cycle-Accurate Simulation |
| 第 1 著者 氏名（和/英） | / CHU Thiem VAN |
| 第 1 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology |
| 第 2 著者 氏名（和/英） | 佐藤 真平 / Shimpei SATO |
| 第 2 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology |
| 第 3 著者 氏名（和/英） | 吉瀬 謙二 / Kenji KISE |
| 第 3 著者 所属（和/英） | 東京工業大学大学院情報理工学研究科 Graduate School of Information Science and Engineering, Tokyo Institute of Technology |
| 発表年月日 | 2014-09-18 |
| 資料番号 | RECONF2014-21 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | 223 |
| ページ範囲 | pp.- |
| ページ数 | 6 |
| 発行日 | |